JPH04220094A - バースト位相検出回路 - Google Patents
バースト位相検出回路Info
- Publication number
- JPH04220094A JPH04220094A JP2412166A JP41216690A JPH04220094A JP H04220094 A JPH04220094 A JP H04220094A JP 2412166 A JP2412166 A JP 2412166A JP 41216690 A JP41216690 A JP 41216690A JP H04220094 A JPH04220094 A JP H04220094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- sampling
- color burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、バースト位相検出回
路、特にビデオ信号のバーストロックループに好適なバ
ースト位相検出回路に関する。
路、特にビデオ信号のバーストロックループに好適なバ
ースト位相検出回路に関する。
【０００２】
【従来の技術】ビデオ信号のクロマ信号成分を色差信号
に復調する回路をデジタル的に行うためには、サンプリ
ングクロックが、入力されるカラーバースト信号に位相
同期していることが必要である。若し、サンプリングク
ロックとカラーバースト信号が位相同期してなく位相ず
れがあると、サンプリング値に誤差が発生して正しい色
を再現することができないものである。従来のサンプリ
ングクロックの位相を制御する技術として、デジタル化
したカラーバースト信号部分のデータをＤ／Ａ コンバ
ータでアナログ変換してＤＣ値を得、このＤＣ値に基づ
いてバーストロックループを制御するものがあった。
に復調する回路をデジタル的に行うためには、サンプリ
ングクロックが、入力されるカラーバースト信号に位相
同期していることが必要である。若し、サンプリングク
ロックとカラーバースト信号が位相同期してなく位相ず
れがあると、サンプリング値に誤差が発生して正しい色
を再現することができないものである。従来のサンプリ
ングクロックの位相を制御する技術として、デジタル化
したカラーバースト信号部分のデータをＤ／Ａ コンバ
ータでアナログ変換してＤＣ値を得、このＤＣ値に基づ
いてバーストロックループを制御するものがあった。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
サンプリングクロックのカラーバースト信号に対する位
相同期を制御するために、Ｄ／Ａ コンバータ及びこれ
に付随する各種の回路ブロックが必要になるという問題
点があった。このため、サンプリングクロックの位相制
御機能を有する回路ブロックをＩＣ化するに際し、Ｄ／
Ａ コンバータ及びこれに付随する各種の回路ブロック
はＩＣに内蔵することが困難で外付けしなければならな
いという問題点があった。
サンプリングクロックのカラーバースト信号に対する位
相同期を制御するために、Ｄ／Ａ コンバータ及びこれ
に付随する各種の回路ブロックが必要になるという問題
点があった。このため、サンプリングクロックの位相制
御機能を有する回路ブロックをＩＣ化するに際し、Ｄ／
Ａ コンバータ及びこれに付随する各種の回路ブロック
はＩＣに内蔵することが困難で外付けしなければならな
いという問題点があった。
【０００４】従って、この発明の目的は、Ｄ／Ａ コン
バータ及びこれに付随する各種の回路ブロックを用いる
ことなく、従来技術よりも簡易な構成で、サンプリング
クロックをカラーバースト信号に位相同期させ得るバー
スト位相検出回路を提供することにある。
バータ及びこれに付随する各種の回路ブロックを用いる
ことなく、従来技術よりも簡易な構成で、サンプリング
クロックをカラーバースト信号に位相同期させ得るバー
スト位相検出回路を提供することにある。
【０００５】
【課題を解決するための手段】この発明では、隣り合う
２ラインの色差信号を演算しＰＷＭ信号となして出力し
、出力を直流変換手段によって直流化してサンプリング
クロックの位相を制御するようにした構成としている。
２ラインの色差信号を演算しＰＷＭ信号となして出力し
、出力を直流変換手段によって直流化してサンプリング
クロックの位相を制御するようにした構成としている。
【０００６】
【作用】隣り合う２ラインの色差信号、例えば、（Ｒー
Ｙ）のカラーバースト信号に対応する部分のレベルを加
算することによって、サンプリングクロックのカラーバ
ースト信号に対する位相ずれの方向と程度を検出し、そ
の情報をＰＷＭ信号として出力する。このＰＷＭ信号の
出力を直流変換手段によって直流化してサンプリングク
ロックの位相を制御しサンプリングクロックの位相をカ
ラーバースト信号に同期するようにする。
Ｙ）のカラーバースト信号に対応する部分のレベルを加
算することによって、サンプリングクロックのカラーバ
ースト信号に対する位相ずれの方向と程度を検出し、そ
の情報をＰＷＭ信号として出力する。このＰＷＭ信号の
出力を直流変換手段によって直流化してサンプリングク
ロックの位相を制御しサンプリングクロックの位相をカ
ラーバースト信号に同期するようにする。
【０００７】
【実施例】以下、この発明の一実施例について図１乃至
図５を参照して説明する。図１はバースト位相検出回路
の構成を示す図である。
図５を参照して説明する。図１はバースト位相検出回路
の構成を示す図である。
【０００８】一実施例の詳細を説明する前に、この発明
の基本的な考え方を以下に説明する。この発明では、隣
り合う２ラインに於いて復調されたクロマ信号、例えば
、色差信号（ＲーＹ）のカラーバースト信号ＢＴｃに対
応する部分のレベルをデジタル的に加算することによっ
て、その時点に於けるサンプリングクロックＳＣＫのカ
ラーバースト信号ＢＴｃに対する位相ずれの方向と程度
を検出する。即ち、サンプリングクロックＳＣＫが、カ
ラーバースト信号ＢＴｃと位相同期していれば色差信号
（ＲーＹ）のカラーバースト信号ＢＴｃに対応する期間
ＴＢＵでは色差信号（ＲーＹ）の成分は発生しない。し
かしながら、若しサンプリングクロックＳＣＫがカラー
バースト信号ＢＴｃに対して同期しておらず位相差を有
する場合には色差信号（ＲーＹ）のカラーバースト信号
ＢＴｃに対応する期間ＴＢＵに色差信号（ＲーＹ）の成
分が出力される。従って、この色差信号（ＲーＹ）の位
相の極性と位相差の大きさを求めることによって、カラ
ーバースト信号ＢＴｃに対するサンプリングクロックＳ
ＣＫの位相ずれの方向と程度を求めることができる。そ
して、位相ずれの方向と程度に関する情報をＰＷＭ信号
として出力し、この出力に基づいてサンプリングクロッ
クＳＣＫの位相を制御するようにしている。
の基本的な考え方を以下に説明する。この発明では、隣
り合う２ラインに於いて復調されたクロマ信号、例えば
、色差信号（ＲーＹ）のカラーバースト信号ＢＴｃに対
応する部分のレベルをデジタル的に加算することによっ
て、その時点に於けるサンプリングクロックＳＣＫのカ
ラーバースト信号ＢＴｃに対する位相ずれの方向と程度
を検出する。即ち、サンプリングクロックＳＣＫが、カ
ラーバースト信号ＢＴｃと位相同期していれば色差信号
（ＲーＹ）のカラーバースト信号ＢＴｃに対応する期間
ＴＢＵでは色差信号（ＲーＹ）の成分は発生しない。し
かしながら、若しサンプリングクロックＳＣＫがカラー
バースト信号ＢＴｃに対して同期しておらず位相差を有
する場合には色差信号（ＲーＹ）のカラーバースト信号
ＢＴｃに対応する期間ＴＢＵに色差信号（ＲーＹ）の成
分が出力される。従って、この色差信号（ＲーＹ）の位
相の極性と位相差の大きさを求めることによって、カラ
ーバースト信号ＢＴｃに対するサンプリングクロックＳ
ＣＫの位相ずれの方向と程度を求めることができる。そ
して、位相ずれの方向と程度に関する情報をＰＷＭ信号
として出力し、この出力に基づいてサンプリングクロッ
クＳＣＫの位相を制御するようにしている。
【０００９】図１の構成に於いて、復調されデジタル化
された色差信号（ＲーＹ）のデータ〔以下、単にデータ
と称する〕ＤＲＹが端子１を介して第１サンプリング回
路２と、第２サンプリング回路３に供給される。このデ
ータＤＲＹは、例えば、２の補数形式で表されているも
のである。
された色差信号（ＲーＹ）のデータ〔以下、単にデータ
と称する〕ＤＲＹが端子１を介して第１サンプリング回
路２と、第２サンプリング回路３に供給される。このデ
ータＤＲＹは、例えば、２の補数形式で表されているも
のである。
【００１０】第１サンプリング回路２では、端子４を介
して供給されるサンプリングパルスＰＳｂにより、カラ
ーバースト信号ＢＴｃに対応する期間ＴＢＵのデータＤ
ＲＹがサンプリングされ、加算回路５に供給される。こ
の第１サンプリング回路２では、図３に示されるように
現在のラインである第ｎラインのデータＤＲＹｎがサン
プリングされる。即ち、対象としているビデオ信号がＮ
ＴＳＣ方式である場合には、図３Ａに示されるように現
在のラインである第ｎラインのサンプリング値ＶｂＮが
得られ、またＰＡＬ 方式或いはＰＡＬ−Ｍ 方式であ
る場合には、図３Ｂに示されるように、現在のラインで
ある第ｎラインのデータＤＲＹｎに於けるサンプリング
値ＶｂＰが得られる。
して供給されるサンプリングパルスＰＳｂにより、カラ
ーバースト信号ＢＴｃに対応する期間ＴＢＵのデータＤ
ＲＹがサンプリングされ、加算回路５に供給される。こ
の第１サンプリング回路２では、図３に示されるように
現在のラインである第ｎラインのデータＤＲＹｎがサン
プリングされる。即ち、対象としているビデオ信号がＮ
ＴＳＣ方式である場合には、図３Ａに示されるように現
在のラインである第ｎラインのサンプリング値ＶｂＮが
得られ、またＰＡＬ 方式或いはＰＡＬ−Ｍ 方式であ
る場合には、図３Ｂに示されるように、現在のラインで
ある第ｎラインのデータＤＲＹｎに於けるサンプリング
値ＶｂＰが得られる。
【００１１】第２サンプリング回路３は、１Ｈ遅延回路
６とサンプリング回路７とから構成される。上述の１Ｈ
遅延回路６は、供給されるデータＤＲＹを１水平走査期
間、遅延させてサンプリング回路７に供給する。サンプ
リング回路７では、端子８を介して供給されるサンプリ
ングパルスＰＳａにより、カラーバースト信号ＢＴｃに
対応する期間ＴＢＵのデータＤＲＹがサンプリングされ
、加算回路５に供給される。第２サンプリング回路３で
は、図３に示されるように１Ｈ前のラインである第（ｎ
−１） ラインのデータＤＲＹ（ｎ−１） がサンプリ
ングされる。即ち、対象としているビデオ信号がＮＴＳ
Ｃ方式である場合には、図３Ａに示されるように、１Ｈ
前のラインである第（ｎ−１） ラインのデータＤＲＹ
（ｎ−１） に於けるサンプリング値ＶａＮが得られ、
また、ＰＡＬ 方式或いはＰＡＬ−Ｍ 方式である場合
には、図３Ｂに示されるように、１Ｈ前のラインである
第（ｎ−１） ラインのデータＤＲＹ（ｎ−１） に於
けるサンプリング値ＶａＰが得られる。
６とサンプリング回路７とから構成される。上述の１Ｈ
遅延回路６は、供給されるデータＤＲＹを１水平走査期
間、遅延させてサンプリング回路７に供給する。サンプ
リング回路７では、端子８を介して供給されるサンプリ
ングパルスＰＳａにより、カラーバースト信号ＢＴｃに
対応する期間ＴＢＵのデータＤＲＹがサンプリングされ
、加算回路５に供給される。第２サンプリング回路３で
は、図３に示されるように１Ｈ前のラインである第（ｎ
−１） ラインのデータＤＲＹ（ｎ−１） がサンプリ
ングされる。即ち、対象としているビデオ信号がＮＴＳ
Ｃ方式である場合には、図３Ａに示されるように、１Ｈ
前のラインである第（ｎ−１） ラインのデータＤＲＹ
（ｎ−１） に於けるサンプリング値ＶａＮが得られ、
また、ＰＡＬ 方式或いはＰＡＬ−Ｍ 方式である場合
には、図３Ｂに示されるように、１Ｈ前のラインである
第（ｎ−１） ラインのデータＤＲＹ（ｎ−１） に於
けるサンプリング値ＶａＰが得られる。
【００１２】加算回路５では、第１サンプリング回路２
から供給されるデータＤＲＹｎ、即ち、サンプリング値
ＶｂＮ或いはＶｂＰと、第２サンプリング回路３から供
給されるデータＤＲＹ（ｎ−１） 、即ち、サンプリン
グ値ＶａＮ或いはＶａＰとが加算され、得られた加算出
力ＳＵＭ が極性検出回路９と絶対値回路１０に供給さ
れる。図３に示されるサンプリング値ＶａＰまたはＶｂ
Ｐは、対象としているビデオ信号がＰＡＬ 方式或いは
ＰＡＬ−Ｍ 方式であるが、この場合にはＮＴＳＣ方式
の場合と異なり、色差信号（ＲーＹ）の極性が１ライン
毎に反転されているので、図３Ｂに示されるように第２
サンプリング回路３からのデータＤＲＹｎ、ＤＲＹ（ｎ
−１） 、即ち、サンプリング値ＶａＰまたはＶｂＰの
極性が１ライン毎に反転されている。
から供給されるデータＤＲＹｎ、即ち、サンプリング値
ＶｂＮ或いはＶｂＰと、第２サンプリング回路３から供
給されるデータＤＲＹ（ｎ−１） 、即ち、サンプリン
グ値ＶａＮ或いはＶａＰとが加算され、得られた加算出
力ＳＵＭ が極性検出回路９と絶対値回路１０に供給さ
れる。図３に示されるサンプリング値ＶａＰまたはＶｂ
Ｐは、対象としているビデオ信号がＰＡＬ 方式或いは
ＰＡＬ−Ｍ 方式であるが、この場合にはＮＴＳＣ方式
の場合と異なり、色差信号（ＲーＹ）の極性が１ライン
毎に反転されているので、図３Ｂに示されるように第２
サンプリング回路３からのデータＤＲＹｎ、ＤＲＹ（ｎ
−１） 、即ち、サンプリング値ＶａＰまたはＶｂＰの
極性が１ライン毎に反転されている。
【００１３】極性検出回路９では２の補数形式で表され
ている加算出力ＳＵＭのＭＳＢ（符号ビット）に基づい
て極性を検出すると共に、この値をラッチする。そして
、この極性を表す信号ＳＩＮが出力とされてトライステ
ートのインバータ１１に供給される。この極性は、サン
プリングクロックＳＣＫのカラーバースト信号ＢＴｃに
対する位相の進み、遅れを表わすものである。例えば、
“＋”であれば、図４に示される色差信号（ＲーＹ）、
（ＢーＹ）により形成される軸〔以下、単に軸と称する
〕が時計回転方向〔以下、時計方向と称する〕ＣＷに回
転していることを示し、また、“−”であれば軸が時計
回転方向とは逆方向〔以下、反時計方向と称する〕ＣＣ
Ｗに回転していることを示す。
ている加算出力ＳＵＭのＭＳＢ（符号ビット）に基づい
て極性を検出すると共に、この値をラッチする。そして
、この極性を表す信号ＳＩＮが出力とされてトライステ
ートのインバータ１１に供給される。この極性は、サン
プリングクロックＳＣＫのカラーバースト信号ＢＴｃに
対する位相の進み、遅れを表わすものである。例えば、
“＋”であれば、図４に示される色差信号（ＲーＹ）、
（ＢーＹ）により形成される軸〔以下、単に軸と称する
〕が時計回転方向〔以下、時計方向と称する〕ＣＷに回
転していることを示し、また、“−”であれば軸が時計
回転方向とは逆方向〔以下、反時計方向と称する〕ＣＣ
Ｗに回転していることを示す。
【００１４】絶対値回路１０では、加算出力ＳＵＭ の
絶対値が求められ、この絶対値がゲート制御回路１３に
供給される。
絶対値が求められ、この絶対値がゲート制御回路１３に
供給される。
【００１５】ゲート制御回路１３では、絶対値回路１０
から加算出力ＳＵＭ の絶対値が供給されると、この加
算出力ＳＵＭ の絶対値を取込むと共に、端子１４を介
して供給されるクロックパルスを上述の絶対値に応じて
計数し、この計数している期間、出力をローレベルとな
してインバータ１１を制御する。従って、加算出力ＳＵ
Ｍ の絶対値に対応する数のクロックパルスを計数して
いる期間、インバータ１１からは、極性検出回路９にて
保持されている極性出力の反転された信号ＳＩＮ＊〔こ
の明細書中、負論理の記号を＊で表すものとする〕がス
リーステートのＰＷＭ信号として出力され端子１５から
取出される。この信号ＳＩＮ＊のパルス幅ＷＴは図５及
び図６に示されるように、また上述の説明より明らかな
ように加算出力ＳＵＭ の絶対値によって規定される。 尚、インバータ１１によって、極性検出回路９の出力が
反転されるのは、サンプリングクロックＳＣＫのカラー
バースト信号ＢＴｃに対する位相の進み、遅れを打ち消
すために行うものである。
から加算出力ＳＵＭ の絶対値が供給されると、この加
算出力ＳＵＭ の絶対値を取込むと共に、端子１４を介
して供給されるクロックパルスを上述の絶対値に応じて
計数し、この計数している期間、出力をローレベルとな
してインバータ１１を制御する。従って、加算出力ＳＵ
Ｍ の絶対値に対応する数のクロックパルスを計数して
いる期間、インバータ１１からは、極性検出回路９にて
保持されている極性出力の反転された信号ＳＩＮ＊〔こ
の明細書中、負論理の記号を＊で表すものとする〕がス
リーステートのＰＷＭ信号として出力され端子１５から
取出される。この信号ＳＩＮ＊のパルス幅ＷＴは図５及
び図６に示されるように、また上述の説明より明らかな
ように加算出力ＳＵＭ の絶対値によって規定される。 尚、インバータ１１によって、極性検出回路９の出力が
反転されるのは、サンプリングクロックＳＣＫのカラー
バースト信号ＢＴｃに対する位相の進み、遅れを打ち消
すために行うものである。
【００１６】図４に示されるように、サンプリングクロ
ックＳＣＫがカラーバースト信号ＢＴｃの位相に対して
時計方向ＣＷにずれている時は図５に示されるように“
Ｌ”レベルの信号ＳＩＮ＊が出力され、図４に示される
ように反時計方向ＣＣＷにずれている時は“Ｈ”レベル
の信号ＳＩＮ＊が出力される。そして、位相のズレがな
く一致しているときはハイインピーダンスＨｉ−Ｚとさ
れる。 従って、加算出力ＳＵＭ が“零”に接近す
ればするほど、サンプリングクロックＳＣＫはカラーバ
ースト信号ＢＴｃの位相に対して同期状態に近づき、そ
して同期ロックする。
ックＳＣＫがカラーバースト信号ＢＴｃの位相に対して
時計方向ＣＷにずれている時は図５に示されるように“
Ｌ”レベルの信号ＳＩＮ＊が出力され、図４に示される
ように反時計方向ＣＣＷにずれている時は“Ｈ”レベル
の信号ＳＩＮ＊が出力される。そして、位相のズレがな
く一致しているときはハイインピーダンスＨｉ−Ｚとさ
れる。 従って、加算出力ＳＵＭ が“零”に接近す
ればするほど、サンプリングクロックＳＣＫはカラーバ
ースト信号ＢＴｃの位相に対して同期状態に近づき、そ
して同期ロックする。
【００１７】上述の信号ＳＩＮ＊は、端子２１を介して
抵抗Ｒ、コンデンサＣからなる積分回路２２に供給され
て直流電圧とされる。この直流電圧は可変遅延回路２３
に制御信号ＶＤＣとして供給される。
抵抗Ｒ、コンデンサＣからなる積分回路２２に供給され
て直流電圧とされる。この直流電圧は可変遅延回路２３
に制御信号ＶＤＣとして供給される。
【００１８】一方、カラーバースト信号ＢＴｃに基づい
て連続的に形成されるカラーバースト信号ＢＴｃ０は、
端子２４を介して可変遅延回路２３に供給される。可変
遅延回路２３では、上述の制御信号ＶＤＣのレベルに応
じてカラーバースト信号ＢＴｃ０の位相の制御がなされ
る。つまり、サンプリングクロックＳＣＫのカラーバー
スト信号ＢＴｃに対する位相誤差を解消するためのカラ
ーバースト信号ＢＴｃ１が形成され、このカラーバース
ト信号ＢＴｃ１がＰＬＬ回路２６の位相比較器２７に供
給される。
て連続的に形成されるカラーバースト信号ＢＴｃ０は、
端子２４を介して可変遅延回路２３に供給される。可変
遅延回路２３では、上述の制御信号ＶＤＣのレベルに応
じてカラーバースト信号ＢＴｃ０の位相の制御がなされ
る。つまり、サンプリングクロックＳＣＫのカラーバー
スト信号ＢＴｃに対する位相誤差を解消するためのカラ
ーバースト信号ＢＴｃ１が形成され、このカラーバース
ト信号ＢＴｃ１がＰＬＬ回路２６の位相比較器２７に供
給される。
【００１９】ＰＬＬ回路２６は、周波数シンセサイザと
して使用されているものであり、上述の位相比較器２７
では、カラーバースト信号ＢＴｃ１と分周回路２８から
供給されるカラーサブキャリヤ周波数ｆｓｃの信号Ｓ２
８との位相比較がなされ、位相誤差ＥＲが形成される。 この位相誤差ＥＲがローパスフィルタ２９で直流電圧に
変換されてＶＣＯ３０に供給される。
して使用されているものであり、上述の位相比較器２７
では、カラーバースト信号ＢＴｃ１と分周回路２８から
供給されるカラーサブキャリヤ周波数ｆｓｃの信号Ｓ２
８との位相比較がなされ、位相誤差ＥＲが形成される。 この位相誤差ＥＲがローパスフィルタ２９で直流電圧に
変換されてＶＣＯ３０に供給される。
【００２０】ＶＣＯ３０では、ローパスフィルタ２９の
出力に基づいて上述のカラーサブキャリヤ周波数ｆｓｃ
の４倍の周波数（４ｆｓｃ）とされカラーバースト信号
ＢＴｃ１と位相の一致している信号Ｓ３０が形成されて
端子３１から取出されると共に、分周回路２８に供給さ
れる。 上述の周波数（４ｆｓｃ）とされた信号Ｓ３０に基づい
てサンプリングクロックＳＣＫが形成される。
出力に基づいて上述のカラーサブキャリヤ周波数ｆｓｃ
の４倍の周波数（４ｆｓｃ）とされカラーバースト信号
ＢＴｃ１と位相の一致している信号Ｓ３０が形成されて
端子３１から取出されると共に、分周回路２８に供給さ
れる。 上述の周波数（４ｆｓｃ）とされた信号Ｓ３０に基づい
てサンプリングクロックＳＣＫが形成される。
【００２１】分周回路２８では、上述の信号Ｓ３０が４
分周されて信号Ｓ２８が形成され、位相比較器２７に供
給され、上述したような位相比較がなされる。
分周されて信号Ｓ２８が形成され、位相比較器２７に供
給され、上述したような位相比較がなされる。
【００２２】この一実施例では、隣なり合う第ｎライン
及び第（ｎ−１） ラインに於ける復調されサンプリン
グされた色差信号（ＲーＹ）のカラーバースト信号ＢＴ
ｃに対応する期間ＴＢＵのデータＤＲＹｎ、ＤＲＹ（ｎ
−１） をデジタル的に加算することによって、その時
点に於けるサンプリングクロックＳＣＫのカラーバース
ト信号ＢＴｃに対応する位相ずれの方向と程度を検出で
き、その情報をＰＷＭ信号として出力し、このＰＷＭ信
号を用いてサンプリングクロックＳＣＫの位相をカラー
バースト信号ＢＴｃに位相同期するように制御できる。 この結果、従来、必要であったＤ／Ａ コンバータ及び
これに付随する回路ブロックを不要にでき、これに代え
て極めて簡易な構成でサンプリングクロックＳＣＫをカ
ラーバースト信号ＢＴｃに位相同期させることができる
。従って、上述のＤ／Ａ コンバータ及びこれに付随す
る回路ブロックを外付けすることなく、サンプリングク
ロックＳＣＫをカラーバースト信号ＢＴｃに同期させる
機能を有する回路ブロックをＩＣ化できる。そして、こ
の一実施例によれば、同一の構成でＮＴＳＣ方式、ＰＡ
Ｌ 或いはＰＡＬ−Ｍ 方式の何れに対しても適用が可
能である。
及び第（ｎ−１） ラインに於ける復調されサンプリン
グされた色差信号（ＲーＹ）のカラーバースト信号ＢＴ
ｃに対応する期間ＴＢＵのデータＤＲＹｎ、ＤＲＹ（ｎ
−１） をデジタル的に加算することによって、その時
点に於けるサンプリングクロックＳＣＫのカラーバース
ト信号ＢＴｃに対応する位相ずれの方向と程度を検出で
き、その情報をＰＷＭ信号として出力し、このＰＷＭ信
号を用いてサンプリングクロックＳＣＫの位相をカラー
バースト信号ＢＴｃに位相同期するように制御できる。 この結果、従来、必要であったＤ／Ａ コンバータ及び
これに付随する回路ブロックを不要にでき、これに代え
て極めて簡易な構成でサンプリングクロックＳＣＫをカ
ラーバースト信号ＢＴｃに位相同期させることができる
。従って、上述のＤ／Ａ コンバータ及びこれに付随す
る回路ブロックを外付けすることなく、サンプリングク
ロックＳＣＫをカラーバースト信号ＢＴｃに同期させる
機能を有する回路ブロックをＩＣ化できる。そして、こ
の一実施例によれば、同一の構成でＮＴＳＣ方式、ＰＡ
Ｌ 或いはＰＡＬ−Ｍ 方式の何れに対しても適用が可
能である。
【００２３】
【発明の効果】この発明に係るバースト位相検出回路に
よれば、隣り合う２ラインの色差信号を演算してサンプ
リングクロックのカラーバースト信号に対する位相ずれ
の方向と程度を検出しＰＷＭ信号として出力し、このＰ
ＷＭ信号を用いてサンプリングクロックをカラーバース
ト信号に位相同期するように制御しているので、従来、
必要であったＤ／Ａ コンバータ及びこれに付随する回
路ブロックを不要にでき、これに代えて極めて簡易な構
成でサンプリングクロックをカラーバースト信号に位相
同期させることができるという効果がある。従って、上
述のＤ／Ａ コンバータ及びこれに付随する回路ブロッ
クを外付けすることなく、サンプリングクロックをカラ
ーバースト信号に同期させる機能を有する回路ブロック
をＩＣ化できるという効果がある。
よれば、隣り合う２ラインの色差信号を演算してサンプ
リングクロックのカラーバースト信号に対する位相ずれ
の方向と程度を検出しＰＷＭ信号として出力し、このＰ
ＷＭ信号を用いてサンプリングクロックをカラーバース
ト信号に位相同期するように制御しているので、従来、
必要であったＤ／Ａ コンバータ及びこれに付随する回
路ブロックを不要にでき、これに代えて極めて簡易な構
成でサンプリングクロックをカラーバースト信号に位相
同期させることができるという効果がある。従って、上
述のＤ／Ａ コンバータ及びこれに付随する回路ブロッ
クを外付けすることなく、サンプリングクロックをカラ
ーバースト信号に同期させる機能を有する回路ブロック
をＩＣ化できるという効果がある。
【図１】バースト位相検出回路のブロック図である。
【図２】サンプリングクロックを形成する回路ブロック
のブロック図である。
のブロック図である。
【図３】隣なり合う２ライン間でのサンプリングの状態
を示す略線図である。
を示す略線図である。
【図４】カラーバースト信号に対する位相の回転を示す
説明図である。
説明図である。
【図５】サンプリングクロックがカラーバースト信号よ
りも時計方向に位相が回転している場合のバースト位相
検出回路の出力を示す説明図である。
りも時計方向に位相が回転している場合のバースト位相
検出回路の出力を示す説明図である。
【図６】サンプリングクロックがカラーバースト信号よ
りも反時計方向に位相が回転している場合のバースト位
相検出回路の出力を示す説明図である。
りも反時計方向に位相が回転している場合のバースト位
相検出回路の出力を示す説明図である。
２ 第１サンプリング回路
３ 第２サンプリング回路
５ 加算回路
９ 極性検出回路
１０ 絶対値回路
１１ インバータ
１３ ゲート制御回路
２２ 積分回路
２３ 可変遅延回路
２６ ＰＬＬ回路
（ＲーＹ）、（ＢーＹ） 色差信号
ＤＲＹ、ＤＲＹｎ、ＤＲＹ（ｎ−１） データＢＴ
ｃ、ＢＴｃ０ カラーバースト信号ＳＣＫ サンプ
リングクロック ＳＩＮ＊、ＳＩＮ 信号
ｃ、ＢＴｃ０ カラーバースト信号ＳＣＫ サンプ
リングクロック ＳＩＮ＊、ＳＩＮ 信号
Claims (1)
- 【請求項１】 隣り合う２ラインの色差信号を演算し
ＰＷＭ信号となして出力し、上記出力を直流変換手段に
よって直流化してサンプリングクロックの位相を制御す
るようにしたことを特徴とするバースト位相検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412166A JPH04220094A (ja) | 1990-12-19 | 1990-12-19 | バースト位相検出回路 |
| US07/805,628 US5253042A (en) | 1990-12-19 | 1991-12-12 | Burst phase detection circuit |
| KR1019910023290A KR100225440B1 (ko) | 1990-12-19 | 1991-12-18 | 버스트 위상 검출 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412166A JPH04220094A (ja) | 1990-12-19 | 1990-12-19 | バースト位相検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04220094A true JPH04220094A (ja) | 1992-08-11 |
Family
ID=18521040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2412166A Pending JPH04220094A (ja) | 1990-12-19 | 1990-12-19 | バースト位相検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5253042A (ja) |
| JP (1) | JPH04220094A (ja) |
| KR (1) | KR100225440B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198247A (ja) * | 2001-10-19 | 2003-07-11 | Ber Group Sa | 平面アンテナ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422529A (en) * | 1993-12-10 | 1995-06-06 | Rambus, Inc. | Differential charge pump circuit with high differential and low common mode impedance |
| JPH10500260A (ja) | 1994-02-15 | 1998-01-06 | ランバス・インコーポレーテッド | 位相検出誤りが最小の位相検出器 |
| WO1995022206A1 (en) * | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Delay-locked loop |
| US5784122A (en) * | 1995-06-21 | 1998-07-21 | Sony Corporation | Chroma lock detector |
| US5767915A (en) * | 1995-12-12 | 1998-06-16 | Trw Inc. | Digital color burst phase switch for pal video systems |
| US6642746B2 (en) | 1996-01-02 | 2003-11-04 | Rambus Inc. | Phase detector with minimized phase detection error |
| US5825209A (en) * | 1997-02-27 | 1998-10-20 | Rambus Inc. | Quadrature phase detector |
| US12317997B2 (en) * | 2021-11-12 | 2025-06-03 | Clevermade, Llc | Adjustable shelving systems and methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288693A (ja) * | 1985-06-17 | 1986-12-18 | Pioneer Electronic Corp | バ−スト位相反転検出装置 |
| JPH01194789A (ja) * | 1988-01-29 | 1989-08-04 | Sony Corp | バースト信号処理回路 |
| JPH02305193A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | 色信号分離におけるカラーバーストの位相ずれ検出回路 |
-
1990
- 1990-12-19 JP JP2412166A patent/JPH04220094A/ja active Pending
-
1991
- 1991-12-12 US US07/805,628 patent/US5253042A/en not_active Expired - Lifetime
- 1991-12-18 KR KR1019910023290A patent/KR100225440B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198247A (ja) * | 2001-10-19 | 2003-07-11 | Ber Group Sa | 平面アンテナ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100225440B1 (ko) | 1999-10-15 |
| KR920014271A (ko) | 1992-07-30 |
| US5253042A (en) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0730860A (ja) | 非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器 | |
| JPS6277792A (ja) | テレビジョン信号処理装置 | |
| JPS62140587A (ja) | 映像信号再生装置 | |
| US4884040A (en) | Sampled data phase locking system | |
| JPH04220094A (ja) | バースト位相検出回路 | |
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| US4809059A (en) | Chroma control circuit for a digital television receiver | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| JP3861291B2 (ja) | 位相同期方法及び回路 | |
| US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
| EP0524618B1 (en) | Image signal processing device | |
| EP0395056B1 (en) | A color signal processing circuit | |
| JP3272000B2 (ja) | 信号処理装置 | |
| JP2001186376A (ja) | ビデオ信号処理装置 | |
| EP0696876A2 (en) | Superimposing circuit | |
| JPS6245756B2 (ja) | ||
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPS62164379A (ja) | ブランキング用信号発生回路 | |
| JPH0738910A (ja) | バースト制御発振回路 | |
| JPS647556B2 (ja) | ||
| JP3300220B2 (ja) | 自動位相制御回路 | |
| JPH02301288A (ja) | 色信号処理装置 | |
| JPH01177794A (ja) | デジタルビデオエンコーダ | |
| JPH0575236B2 (ja) |