JPH0422219A - ワイヤード回路 - Google Patents
ワイヤード回路Info
- Publication number
- JPH0422219A JPH0422219A JP2127547A JP12754790A JPH0422219A JP H0422219 A JPH0422219 A JP H0422219A JP 2127547 A JP2127547 A JP 2127547A JP 12754790 A JP12754790 A JP 12754790A JP H0422219 A JPH0422219 A JP H0422219A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- wired
- logic level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はワイヤード回路に関し、特にワイヤード回路に
おけるワイヤード信号線の論理レベルの固定方式に関す
る。
おけるワイヤード信号線の論理レベルの固定方式に関す
る。
従来技術
従来、この種のワイヤード回路においては、第2図に示
すように、複数のスリーステート論理素子1−i(i−
1,2,・・・・・、n)の出力を同一信号線(以下ワ
イヤード信号線とする)100に接続した構成となって
おり、抵抗4を用いてワイヤド信号線100の論理レベ
ルを固定するように、すなわちプルアップの場合にはワ
イヤード信号線100の論理レベルか“1”に固定され
、プルダウンの場合にはワイヤード信号線100の論理
レベルか“O′に固定されるようになっていた。
すように、複数のスリーステート論理素子1−i(i−
1,2,・・・・・、n)の出力を同一信号線(以下ワ
イヤード信号線とする)100に接続した構成となって
おり、抵抗4を用いてワイヤド信号線100の論理レベ
ルを固定するように、すなわちプルアップの場合にはワ
イヤード信号線100の論理レベルか“1”に固定され
、プルダウンの場合にはワイヤード信号線100の論理
レベルか“O′に固定されるようになっていた。
このような従来のワイヤード回路では、ワイヤード信号
線100の論理レベルの固定を抵抗4を用いて行ってい
るので、プルアップの場合にはスリースチー1・論理素
子1−1のうち一つが論理レベル“0”を出力するとき
、あるいはプルダウンの場合にはスリースチー1・論理
素子1−iのうち一つか論理レベル“]“を出力すると
きに電力消費および発熱が増加するという欠点がある。
線100の論理レベルの固定を抵抗4を用いて行ってい
るので、プルアップの場合にはスリースチー1・論理素
子1−1のうち一つが論理レベル“0”を出力するとき
、あるいはプルダウンの場合にはスリースチー1・論理
素子1−iのうち一つか論理レベル“]“を出力すると
きに電力消費および発熱が増加するという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、不必要な電力消費および発熱の発生を防
止することができるワイヤード回路の提供を目的とする
。
されたもので、不必要な電力消費および発熱の発生を防
止することができるワイヤード回路の提供を目的とする
。
発明の構成
本発明によるワイヤード回路は、複数のスリーステート
論理素子の出力が各々ワイヤード信号線に接続されたワ
イヤード回路であって、前記複数のスリーステート論理
素子各々に入力される出力許可信号がすべて無効か否か
を検出する検出手段と、前記検出手段により前記出力許
可信号がすべて無効であることが検出されたとき、予め
設定された所定レベルの信号を前記ワイヤード信号線に
印加するスイッチ素子とを有することを特徴とする。
論理素子の出力が各々ワイヤード信号線に接続されたワ
イヤード回路であって、前記複数のスリーステート論理
素子各々に入力される出力許可信号がすべて無効か否か
を検出する検出手段と、前記検出手段により前記出力許
可信号がすべて無効であることが検出されたとき、予め
設定された所定レベルの信号を前記ワイヤード信号線に
印加するスイッチ素子とを有することを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示す回路図である。
図において、スリーステート論理素子1−i(i−1,
2,・・・・・・、n)の出力は夫々ワイヤード信号線
100に接続されており、またスリーステート論理素子
1−iへの出力許可信号101−iはノアゲート2に出
力される。
2,・・・・・・、n)の出力は夫々ワイヤード信号線
100に接続されており、またスリーステート論理素子
1−iへの出力許可信号101−iはノアゲート2に出
力される。
ノアゲート2では出力許可信号101−iの否定論理和
をとり、その結果を接続許可信号102として論理レベ
ル固定用スイッチ素子3に出力する。
をとり、その結果を接続許可信号102として論理レベ
ル固定用スイッチ素子3に出力する。
論理レベル固定用スイッチ素子3はノアゲート2からの
接続許可信号102に応じてオンオフされ、接続許可信
号102が“1”のときにオンとなって、論理レベル入
力端子3aに入力される論理レベル″1″または“0”
の信号が論理レベル出力端子3bに接続されたワイヤー
ド信号線100に出力される。
接続許可信号102に応じてオンオフされ、接続許可信
号102が“1”のときにオンとなって、論理レベル入
力端子3aに入力される論理レベル″1″または“0”
の信号が論理レベル出力端子3bに接続されたワイヤー
ド信号線100に出力される。
スリーステート論理素子1−iへの出力許可信号101
−iが全て“0”のとき、すなわちワイヤード信号線1
00をドライブするスリーステート論理素子1−iがな
いときに、ノアゲート2から論理レベル固定用スイッチ
素子3への接続許可信号102が“1”となるので、論
理レベル固定用スイッチ素子3がオンとなり、論理レベ
ル入力端子3aに入力される論理レベル“1”または“
0”の信号が論理レベル出力端子3bに接続されたワイ
ヤード信号線100に出力される。
−iが全て“0”のとき、すなわちワイヤード信号線1
00をドライブするスリーステート論理素子1−iがな
いときに、ノアゲート2から論理レベル固定用スイッチ
素子3への接続許可信号102が“1”となるので、論
理レベル固定用スイッチ素子3がオンとなり、論理レベ
ル入力端子3aに入力される論理レベル“1”または“
0”の信号が論理レベル出力端子3bに接続されたワイ
ヤード信号線100に出力される。
また、スリーステート論理素子1−jへの出力許可信号
+01−iのうち一つが“1″のとき、すなわちスリー
ステート論理素子1−4のうち一つがワイヤード信号線
100をドライブするときに、ノアゲート2から論理レ
ベル固定用スイッチ素子3への接続許可信号102が“
0”となるので、論理レベル固定用スイッチ素子3がオ
フとなり、論理レベル入力端子3aに入力される論理レ
ベル“1”または′0”の信号が論理レベル出力端子3
bに接続されたワイヤード信号線100に出力されるこ
とはない。
+01−iのうち一つが“1″のとき、すなわちスリー
ステート論理素子1−4のうち一つがワイヤード信号線
100をドライブするときに、ノアゲート2から論理レ
ベル固定用スイッチ素子3への接続許可信号102が“
0”となるので、論理レベル固定用スイッチ素子3がオ
フとなり、論理レベル入力端子3aに入力される論理レ
ベル“1”または′0”の信号が論理レベル出力端子3
bに接続されたワイヤード信号線100に出力されるこ
とはない。
よって、ワイヤード信号線100をドライブするスリー
ステート論理素子1−1かなく、ワイヤード信号線10
0を論理レベル“1”に固定する場合にスリーステート
論理素子1−jのうち一つが論理レベル“0”を出力す
るとき、あるいはワイヤード信号線100を論理レベル
“0”に固定する場合にスリーステート論理素子1〜i
のうち一つが論理レベル“1”を出力するときても、電
力消費および発熱の増加を防止することができる。
ステート論理素子1−1かなく、ワイヤード信号線10
0を論理レベル“1”に固定する場合にスリーステート
論理素子1−jのうち一つが論理レベル“0”を出力す
るとき、あるいはワイヤード信号線100を論理レベル
“0”に固定する場合にスリーステート論理素子1〜i
のうち一つが論理レベル“1”を出力するときても、電
力消費および発熱の増加を防止することができる。
このように、ワイヤード信号線100をドライブするス
リーステート論理素子1−jの出力許可信号101−i
がすべて無効であることがノアゲート2により検出され
たとき、予め設定された所定レベルの信号、すなわち論
理レベル″1”または“0”の信号を論理レベル固定用
スイッチ素子3を介してワイヤード信号線100に印加
するようにすることによって、スリーステート論理素子
1−iのうち一つが出力するときに論理レベル固定用ス
イッチ素子3がオフとなるので、従来のような不必要な
電力消費が発生せず、発熱もしない。
リーステート論理素子1−jの出力許可信号101−i
がすべて無効であることがノアゲート2により検出され
たとき、予め設定された所定レベルの信号、すなわち論
理レベル″1”または“0”の信号を論理レベル固定用
スイッチ素子3を介してワイヤード信号線100に印加
するようにすることによって、スリーステート論理素子
1−iのうち一つが出力するときに論理レベル固定用ス
イッチ素子3がオフとなるので、従来のような不必要な
電力消費が発生せず、発熱もしない。
よって、不必要な電力消費および発熱の発生を防止する
ことができる。
ことができる。
発明の詳細
な説明したように本発明によれば、複数のスリーステー
ト論理素子各々に入力される出力許可信号がすべて無効
であることが検出されたときにのみ、予め設定された所
定レベルの信号をワイヤド信号線に印加するようにする
ことによ−コて、不必要な電力消費および発熱の発生を
防止することができるという効果がある。
ト論理素子各々に入力される出力許可信号がすべて無効
であることが検出されたときにのみ、予め設定された所
定レベルの信号をワイヤド信号線に印加するようにする
ことによ−コて、不必要な電力消費および発熱の発生を
防止することができるという効果がある。
第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図である。 主要部分の符号の説明 1−1〜1−n・・・・・・スリーステート論理素子2
・・・・・・ノアゲート 3・・・・・・論理レベル固定用スイッチ素子出願人
日本電気株式会社(外1名)
例を示す回路図である。 主要部分の符号の説明 1−1〜1−n・・・・・・スリーステート論理素子2
・・・・・・ノアゲート 3・・・・・・論理レベル固定用スイッチ素子出願人
日本電気株式会社(外1名)
Claims (1)
- (1)複数のスリーステート論理素子の出力が各々ワイ
ヤード信号線に接続されたワイヤード回路であって、前
記複数のスリーステート論理素子各々に入力される出力
許可信号がすべて無効か否かを検出する検出手段と、前
記検出手段により前記出力許可信号がすべて無効である
ことが検出されたときにのみ、予め設定された所定レベ
ルの信号を前記ワイヤード信号線に印加するスイッチ素
子とを有することを特徴とするワイヤード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127547A JPH0422219A (ja) | 1990-05-17 | 1990-05-17 | ワイヤード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127547A JPH0422219A (ja) | 1990-05-17 | 1990-05-17 | ワイヤード回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0422219A true JPH0422219A (ja) | 1992-01-27 |
Family
ID=14962709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127547A Pending JPH0422219A (ja) | 1990-05-17 | 1990-05-17 | ワイヤード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0422219A (ja) |
-
1990
- 1990-05-17 JP JP2127547A patent/JPH0422219A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005514595A5 (ja) | ||
| JPH0715303A (ja) | 論理信号の状態遷移を検出する回路 | |
| JP6456496B2 (ja) | 信号伝達回路及び電力変換装置 | |
| US5910735A (en) | Method and apparatus for safe mode in dynamic logic using dram cell | |
| US5825219A (en) | Fast edge rate signal driver | |
| JPH0422219A (ja) | ワイヤード回路 | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| JPS6322387B2 (ja) | ||
| JP2000082945A (ja) | 温度検出機構を有する出力電流調整回路 | |
| JPH05211432A (ja) | データ出力回路および半導体集積回路 | |
| JPH09160690A (ja) | バスドライバ故障検出方式 | |
| JP2889168B2 (ja) | マイクロコントローラのテスト回路 | |
| JP2004110798A (ja) | スキューのないデュアルレールバスドライバ | |
| JP4440214B2 (ja) | 半導体装置 | |
| JPS59117315A (ja) | パルス発生回路 | |
| JPS62109150A (ja) | バス制御回路 | |
| US5929675A (en) | Power applying circuit with initial reset pulse for semiconductor memory | |
| JP2768301B2 (ja) | 検出回路 | |
| JPH027528B2 (ja) | ||
| JPS64723B2 (ja) | ||
| JPS62120546A (ja) | デコ−ダの試験装置 | |
| JPH11154857A (ja) | 演算回路 | |
| JPH02119425A (ja) | 双方向バッファ回路 | |
| JPH0537332A (ja) | バツフア回路 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 |