JPH04223324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04223324A JPH04223324A JP2405986A JP40598690A JPH04223324A JP H04223324 A JPH04223324 A JP H04223324A JP 2405986 A JP2405986 A JP 2405986A JP 40598690 A JP40598690 A JP 40598690A JP H04223324 A JPH04223324 A JP H04223324A
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- wiring
- basic
- wafer
- wiring process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】近年、ゲートアレイと呼ばれる半導体装
置が多く利用されるようになってきている。ゲートアレ
イを用いる場合、予め基本工程で作成された基本回路上
の多数の基本回路素子を、配線工程で作成される配線で
結線し、所望の動作をする回路を製造する。すなわち、
同一の基本回路に対し、種々の配線工程を施すことによ
り、様々な種類の回路が得られ、その都度基本工程から
製造される一般の半導体装置に比べ短納期であるという
特徴を有する。
置が多く利用されるようになってきている。ゲートアレ
イを用いる場合、予め基本工程で作成された基本回路上
の多数の基本回路素子を、配線工程で作成される配線で
結線し、所望の動作をする回路を製造する。すなわち、
同一の基本回路に対し、種々の配線工程を施すことによ
り、様々な種類の回路が得られ、その都度基本工程から
製造される一般の半導体装置に比べ短納期であるという
特徴を有する。
【０００３】図４に従来の半導体装置の製造に用いるフ
ォトマスクを示す。従来のフォトマスクには、図４（ａ
） に示すように、スクライブレーン２２上にウェハ合
わせマーク２４があるものと、図４（ｂ） に示すよう
に、ウェハ合わせマーク専用領域２５を設け、その中に
ウェハ合わせマーク２４があるものとがある。なお、図
４において、２１はチップ、２３はマスク合わせマーク
である。
ォトマスクを示す。従来のフォトマスクには、図４（ａ
） に示すように、スクライブレーン２２上にウェハ合
わせマーク２４があるものと、図４（ｂ） に示すよう
に、ウェハ合わせマーク専用領域２５を設け、その中に
ウェハ合わせマーク２４があるものとがある。なお、図
４において、２１はチップ、２３はマスク合わせマーク
である。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の方法によれば、基本工程，配線工程とも同一の露光サ
イズおよびレイアウトのフォトマスクを用いるため、製
造する回路規模に応じて、複数のチップサイズのマスタ
スライス（配線工程以前のウェハ）を作成する必要があ
った。
の方法によれば、基本工程，配線工程とも同一の露光サ
イズおよびレイアウトのフォトマスクを用いるため、製
造する回路規模に応じて、複数のチップサイズのマスタ
スライス（配線工程以前のウェハ）を作成する必要があ
った。
【０００５】この発明の目的は、複数種類のマスタスラ
イスを作成保持する必要のない、ウェハ全面敷き詰め形
ゲートアレイを実現する半導体装置の製造方法を提供す
ることである。
イスを作成保持する必要のない、ウェハ全面敷き詰め形
ゲートアレイを実現する半導体装置の製造方法を提供す
ることである。
【０００６】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、第１のフォトマスクを用いてマスタスライ
スを作製する基本工程と、第１のフォトマスクとは異な
る露光サイズおよびレイアウトの第２のフォトマスクを
用いて配線を形成する配線工程とを含む。
製造方法は、第１のフォトマスクを用いてマスタスライ
スを作製する基本工程と、第１のフォトマスクとは異な
る露光サイズおよびレイアウトの第２のフォトマスクを
用いて配線を形成する配線工程とを含む。
【０００７】
【作用】この発明の構成によれば、基本工程で用いる第
１のフォトマスクとは異なる露光サイズおよびレイアウ
トの第２のフォトマスクを用いて配線を形成することに
より、ウェハ全面敷き詰め形ゲートアレイを実現するこ
とができる。
１のフォトマスクとは異なる露光サイズおよびレイアウ
トの第２のフォトマスクを用いて配線を形成することに
より、ウェハ全面敷き詰め形ゲートアレイを実現するこ
とができる。
【０００８】
【実施例】この発明の一実施例を図１ないし図３に基づ
いて説明する。図３にウェハ全面敷き詰め形ゲートアレ
イの方式図を示す。図３（ａ） は基本工程後のウェハ
の状態であり、図３（ｂ） は配線工程後のウェハの状
態である。ウェハ全面敷き詰め形ゲートアレイは、単一
の基本回路から様々な規模の回路を製造するためのもの
であり、従来のマスタスライスからスクライブレーンを
取り去った形の基本回路を用いており、図３（ａ） に
示すように、ウェハ１２全面に基本回路素子１３が敷き
詰められている。そして、図３（ｂ） に示すように、
スクライブレーン１５やパッド（図示せず）などは配線
工程で基本回路素子１３上に形成される。なお、１４は
チップである。
いて説明する。図３にウェハ全面敷き詰め形ゲートアレ
イの方式図を示す。図３（ａ） は基本工程後のウェハ
の状態であり、図３（ｂ） は配線工程後のウェハの状
態である。ウェハ全面敷き詰め形ゲートアレイは、単一
の基本回路から様々な規模の回路を製造するためのもの
であり、従来のマスタスライスからスクライブレーンを
取り去った形の基本回路を用いており、図３（ａ） に
示すように、ウェハ１２全面に基本回路素子１３が敷き
詰められている。そして、図３（ｂ） に示すように、
スクライブレーン１５やパッド（図示せず）などは配線
工程で基本回路素子１３上に形成される。なお、１４は
チップである。
【０００９】このウェハ全面敷き詰め形ゲートアレイを
実現するために、この発明による半導体装置の製造方法
では、図１（ａ） ，（ｂ） に示すフォトマスクを用
いる。図１（ａ） は基本工程用のフォトマスク（第１
のフォトマスク）Ａであり、基本回路素子１を全面に敷
き詰めた回路部分とウェハ合わせマーク２を配置する専
用部分とがある。この基本工程用のフォトマスクＡを用
いた露光パターンを図２に破線で示し、基本工程の露光
パターン６（斜線部）とする。
実現するために、この発明による半導体装置の製造方法
では、図１（ａ） ，（ｂ） に示すフォトマスクを用
いる。図１（ａ） は基本工程用のフォトマスク（第１
のフォトマスク）Ａであり、基本回路素子１を全面に敷
き詰めた回路部分とウェハ合わせマーク２を配置する専
用部分とがある。この基本工程用のフォトマスクＡを用
いた露光パターンを図２に破線で示し、基本工程の露光
パターン６（斜線部）とする。
【００１０】図１（ｂ） は配線工程用のフォトマスク
（第２のフォトマスク）Ｂであり、チップ３の周辺にス
クライブレーン４があり、配線工程用のウェハ合わせマ
ーク５はスクライブレーン４上に配置されている。この
配線工程用のフォトマスクＢを用いた露光パターンを図
２に実線で示し、配線工程の露光パターン７（斜線部）
とする。配線工程では、基本工程の回路素子上にスクラ
イブレーン９および配線工程の合わせマーク１１（図２
）が形成される。
（第２のフォトマスク）Ｂであり、チップ３の周辺にス
クライブレーン４があり、配線工程用のウェハ合わせマ
ーク５はスクライブレーン４上に配置されている。この
配線工程用のフォトマスクＢを用いた露光パターンを図
２に実線で示し、配線工程の露光パターン７（斜線部）
とする。配線工程では、基本工程の回路素子上にスクラ
イブレーン９および配線工程の合わせマーク１１（図２
）が形成される。
【００１１】なお、図２は図１（ａ） ，（ｂ） に示
すフォトマスクＡ，Ｂを用いて作成されるウェハの概念
図であり、８はチップ、１０は基本工程の合わせマーク
である。このようにこの実施例では、基本工程と配線工
程とにおいて、露光サイズ，レイアウトの異なるフォト
マスクＡ，Ｂを使用することにより、ウェハ全面敷き詰
め形ゲートアレイを実現することができる。
すフォトマスクＡ，Ｂを用いて作成されるウェハの概念
図であり、８はチップ、１０は基本工程の合わせマーク
である。このようにこの実施例では、基本工程と配線工
程とにおいて、露光サイズ，レイアウトの異なるフォト
マスクＡ，Ｂを使用することにより、ウェハ全面敷き詰
め形ゲートアレイを実現することができる。
【００１２】
【発明の効果】この発明の半導体装置の製造方法は、基
本工程で用いる第１のフォトマスクとは異なる露光サイ
ズおよびレイアウトの第２のフォトマスクを用いて配線
を形成することにより、ウェハ全面敷き詰め形ゲートア
レイを実現することができ、製造する回路規模に応じて
、複数種類のチップサイズのマスタスライスを作成保持
する必要がなくなり、ゲートアレイの製造の短納期化お
よびコストダウンが促進される。
本工程で用いる第１のフォトマスクとは異なる露光サイ
ズおよびレイアウトの第２のフォトマスクを用いて配線
を形成することにより、ウェハ全面敷き詰め形ゲートア
レイを実現することができ、製造する回路規模に応じて
、複数種類のチップサイズのマスタスライスを作成保持
する必要がなくなり、ゲートアレイの製造の短納期化お
よびコストダウンが促進される。
【図面の簡単な説明】
【図１】（ａ） はこの発明の一実施例における基本工
程用のフォトマスクである。（ｂ） は同実施例におけ
る配線工程用のフォトマスクである。
程用のフォトマスクである。（ｂ） は同実施例におけ
る配線工程用のフォトマスクである。
【図２】図１（ａ） ，（ｂ） に示すフォトマスクを
用いて作成されるウェハの概念図である。
用いて作成されるウェハの概念図である。
【図３】ウェハ全面敷き詰め形ゲートアレイの方式図で
あり、（ａ） は基本工程後のウェハの状態を示し、（
ｂ） は配線工程後のウェハの状態を示す。
あり、（ａ） は基本工程後のウェハの状態を示し、（
ｂ） は配線工程後のウェハの状態を示す。
【図４】従来の半導体装置の製造に用いるフォトマスク
である。
である。
Ａ 基本工程用のフォトマスク（第１のフォトマ
スク） Ｂ 配線工程用のフォトマスク（第２のフォトマ
スク）
スク） Ｂ 配線工程用のフォトマスク（第２のフォトマ
スク）
Claims (1)
- 【請求項１】 第１のフォトマスクを用いてマスタス
ライスを作製する基本工程と、前記第１のフォトマスク
とは異なる露光サイズおよびレイアウトの第２のフォト
マスクを用いて配線を形成する配線工程とを含む半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405986A JPH04223324A (ja) | 1990-12-25 | 1990-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405986A JPH04223324A (ja) | 1990-12-25 | 1990-12-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223324A true JPH04223324A (ja) | 1992-08-13 |
Family
ID=18515613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405986A Pending JPH04223324A (ja) | 1990-12-25 | 1990-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04223324A (ja) |
-
1990
- 1990-12-25 JP JP2405986A patent/JPH04223324A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117826525A (zh) | 掩膜版及其布局方法、芯片的排版图形 | |
| CN103246155B (zh) | 光刻版以及该光刻版的曝光方法 | |
| US7316935B1 (en) | Reticle for layout modification of wafer test structure areas | |
| US4603473A (en) | Method of fabricating integrated semiconductor circuit | |
| JPH01251631A (ja) | ウェハ | |
| JPH04223324A (ja) | 半導体装置の製造方法 | |
| US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| CN116203808A (zh) | 套刻误差的量测方法及套刻标记 | |
| JPH09199377A (ja) | チップ製造方法 | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH056176B2 (ja) | ||
| JP2002158159A (ja) | 半導体装置の製造方法及びレチクル及び半導体ウェハ | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| JPS5994418A (ja) | 半導体装置 | |
| JP2002280293A (ja) | 露光方法、露光用原板、及び基板 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08222509A (ja) | 基板及びその製造方法 | |
| CN119689786A (zh) | 半导体图案的曝光方法 | |
| JPS58151A (ja) | 半導体装置用ウエハ−の製造方法 | |
| JPS61253831A (ja) | スタンダ−ドセル方式の半導体装置 | |
| JPS623944B2 (ja) | ||
| JPS6341050B2 (ja) | ||
| JPH03276670A (ja) | 半導体装置及びその製造方法 |