JPS623944B2 - - Google Patents

Info

Publication number
JPS623944B2
JPS623944B2 JP20904481A JP20904481A JPS623944B2 JP S623944 B2 JPS623944 B2 JP S623944B2 JP 20904481 A JP20904481 A JP 20904481A JP 20904481 A JP20904481 A JP 20904481A JP S623944 B2 JPS623944 B2 JP S623944B2
Authority
JP
Japan
Prior art keywords
alignment mark
alignment
mark
area
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20904481A
Other languages
English (en)
Other versions
JPS58111037A (ja
Inventor
Koichi Kushibiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP56209044A priority Critical patent/JPS58111037A/ja
Publication of JPS58111037A publication Critical patent/JPS58111037A/ja
Publication of JPS623944B2 publication Critical patent/JPS623944B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 この発明は、半導体集積回路装置の製造に当
り、ホトリソグラフイ(以下ホトリソと略記す
る)工程に用いるホトマスク基板に関するもので
ある。
標準的な半導体集積回路装置の製造に当り、平
均8ないし10工程のホトエツチング処理が行なわ
れる。したがつて、6ないし8層のガラス製ホト
マスク基板が必要であり、ホトマスク基板には6
ないし8個の位置合せマークが必要となる。
しかし、半導体集積回路装置の設計には、常に
チツプ面積が最小となるように設計することが要
求されるため、必ずしもチツプ領域の所定位置に
位置合せマークのスペースが確保されるとは限ら
ず、むしろ各々の位置合せマークが分散して配置
される場合が多い。
従来のホトマスク基板を第1図に示す。第1図
において、1は石英などを材料とする透明ガラス
基板であり、この基板1の表面には、ホトレジス
ト膜を感光させる光に対して不透明な材料で、複
数チツプ領域を区画するためのX軸方向のグリツ
ドライン2と、同Y軸方向のグリツドライン3
と、ウエハ上マークへの位置合せマーク4と、層
表示番号5と、回路を構成するためのパターン6
とが形成されている。また、第1図において、7
は後の工程で使用する位置合せマーク用スペー
ス、8は顕微鏡視野、9は1つのチツプ領域、1
0は前工程で使用した位置合せマーク用スペー
ス、12は次工程で使用する位置合せマークの例
である。
そして、前述した理由と、第1図に例示したよ
うに、前工程で使用済となつたマークの近傍に、
当該工程の露光用マークがあるとは限らないた
め、ウエハの処理工程が進むと、位置合せマーク
の検出および使用済マークか否かの判別が困難と
なる。そこで、これらの対策のために、従来のホ
トマスク基板では、位置合せマークの近傍に層表
示番号を付すことが不可欠の条件となつている
が、これらは位置合せマークの占有面積が大きく
なるという問題を発生する。例えば2μmの精度
で位置合せを行なう場合、400倍程度の顕微鏡を
使用するが、この顕微鏡の視野は最大30000μm2
程度であり、5mm×5mmの面積のチツプを考える
と、僅かに0.1%の領域が一視野で見えるに過ぎ
ないのが現状である。すなわち、位置合せマーク
に層表示番号を付すことが不可欠になつている従
来のホトマスク基板では、1つの20〜30μm×20
〜30μmの位置合せマークを使用しても、30000
μm2以下の面積に集合させることが不可能であつ
たため、位置合せに時間がかかり、ホトリソ工程
の処理時間の短縮に大きな障害となつていた。第
4図は従来のホトマスク基板を用いる位置合せに
必要な時間データを示す。第4図に実線で示した
データから、従来のホトマスク基板では、最小で
も67秒間以下に1枚のシリコンウエハの処理時間
を短縮することは困難なことがわかる。
この発明は、前述した従来の問題を解決しよう
とするものであつて、第1の位置合せマークを包
囲する枠状などの第2の位置合せマークを設ける
ことにより、層表示番号を不要とし、第2の位置
合せマークを補助的な合せマークにして、各層の
位置合せマークを従来のものよりも近い位置に設
けることができるようにし、位置合せマーク領域
の縮小と、良好な位置合せ作業能率とが可能なホ
トマスク基板を提供することを目的とするもので
ある。
以下、この発明の一実施例につき図面を参照し
て説明する。
第2図はこの発明の一実施例を示す。第2図に
おいて、1は透明ガラス基板であり、この基板1
の表面にはホトレジスト膜を感光させる光に対し
て不透明な材料で、チツプ領域を区分するX軸方
向のグリツドライン2と、同Y軸方向のグリツド
ライン3と、ウエハ上マークへの第1の位置合せ
マーク4と、このマーク4の領域を含む全位置合
せマーク領域を包囲して外枠を形成する第2の位
置合せマーク11とが形成されている。また、7
は以後の工程で使用される位置合せマーク用スペ
ース、9は1つのチツプ領域、10は前工程で使
用した位置合せ用マークスペース、12は次工程
で使用する第1の位置合せマークの例である。
次に、前記実施例のホトマスク基板を使用した
ホトリソ工程の一例を第3図aないしeによつて
説明する。第3図a,b,d,eにおいて、13
はシリコンウエハ、14は酸化シリコンなどの絶
縁膜、15はホトレジストである。
第3図a,bに示すように、第2の位置合せマ
ーク11で囲まれた25000μm2以下の面積で、透
明ガラス基板1およびシリコンウエハ13に設け
られた全合せマーク領域を顕微鏡視野に入れる。
次に、第2の位置合せマーク11を前記ウエハ1
3のマークに合せる。その後、第1の位置合せマ
ーク4をすでに位置合せマーク10でウエハ13
に形成されている合せマークに合せる。そして、
第3図cに示すように、露光を行なう。この時
に、次工程で使用する位置合せマーク12がウエ
ハ13上に転写される。次に、エツチングを行な
い、第2の絶縁膜を育成する。その後、前述した
と同様な処理を繰返すが、この時は、第3図d,
eに示すように、次工程で使用する位置合せマー
ク12がウエハ13上の前工程とは異なる場所に
転写される。
前述したように、この実施例では、位置合せマ
ーク領域を第2の位置合せマークを包囲したこと
により、前記マーク領域の面積を小さくでき、こ
のために顕微鏡視野に全ての位置合せマークを入
れることが可能となる。第2の位置合せマークで
ホトマスク基板とウエハとの概略の位置合せを行
なうため、使用済のパターンとの判別も容易とな
る。したがつて、この実施例では、ホトリソ工程
の大幅な処理時間短縮ができるという利点があ
る。すなわち、第4図に破線で示したように、こ
の実施例のホトマスク基板を用いると、ウエハ1
枚の処理時間が平均で57秒程度と従来に比べて25
%以上も短縮できることがわかる。
以上説明したように、この発明のホトマスク基
板は、少なくとも1つの第1の位置合せマークを
包囲して第2の位置合せマークを設けたので、位
置合せマーク領域の面積を縮小することができ、
また良好な位置合せ作業能率を得られるという効
果があり、すべての半導体回路装置の製造に利用
することができる。
【図面の簡単な説明】
第1図は従来のホトマスク基板の位置合せマー
ク部分の説明図、第2図はこの発明の一実施例に
よるホトマスク基板の位置合せマーク部分の説明
図、第3図aおよびbはこの発明の一実施例のホ
トマスク基板を用いるマスク合せ工程を説明する
ための縦断面図および平面図、第3図cは第3図
a,bのマスク合せ後の工程を説明するブロツク
図、第3図dおよびeは第3図cの工程後のマス
ク合せ工程を説明するための縦断面図および平面
図、第4図は従来のホトマスク基板およびこの発
明のホトマスク基板を用いた場合のウエハ1枚当
りの位置合せ時間処理時間を比較して示す図であ
る。 1……透明ガラス基板、2,3……グリツドラ
イン、4……位置合せマーク、9……1つのチツ
プ領域、11……第2の位置合せマーク。

Claims (1)

  1. 【特許請求の範囲】 1 ホトレジスト膜を感光させる光が通過する材
    料からなる透明基板と、この透明基板の表面に前
    記光に対し不透明な材料からなるX軸方向および
    Y軸方向のグリツドラインで区画された複数のチ
    ツプ領域と、これらのチツプ領域の表面に形成さ
    れた前記不透明な材料からなる少くとも1つの第
    1の位置合せマークと、前記チツプ領域内に前記
    第1の位置合せマークを包囲して形成した前記不
    透明な材料からなる第2の位置合せマークとを備
    えたことを特徴とするホトマスク基板。 2 第2の位置合せマークで囲まれる面積が
    25000μm2以下である特許請求の範囲第1項記載
    のホトマスク基板。
JP56209044A 1981-12-25 1981-12-25 ホトマスク基板 Granted JPS58111037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56209044A JPS58111037A (ja) 1981-12-25 1981-12-25 ホトマスク基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56209044A JPS58111037A (ja) 1981-12-25 1981-12-25 ホトマスク基板

Publications (2)

Publication Number Publication Date
JPS58111037A JPS58111037A (ja) 1983-07-01
JPS623944B2 true JPS623944B2 (ja) 1987-01-28

Family

ID=16566324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56209044A Granted JPS58111037A (ja) 1981-12-25 1981-12-25 ホトマスク基板

Country Status (1)

Country Link
JP (1) JPS58111037A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750328B2 (ja) * 1985-12-18 1995-05-31 株式会社日立製作所 レチクル
CN103941541B (zh) * 2014-04-11 2017-05-24 京东方科技集团股份有限公司 一种掩膜板污染区域的位置标识方法和装置

Also Published As

Publication number Publication date
JPS58111037A (ja) 1983-07-01

Similar Documents

Publication Publication Date Title
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
JP2007214243A (ja) 半導体装置の製造方法
EP0779556B1 (en) Method of fabricating a semiconductor device
JP2001209167A (ja) フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法
US6342426B1 (en) Method for protecting stepper alignment marks
JPS623944B2 (ja)
JPH11145302A (ja) 半導体素子の製造方法
JPH0448715A (ja) 半導体装置の製造方法
JP3474865B2 (ja) 半導体装置の製造方法
JP3434593B2 (ja) 半導体装置の製造方法
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JPH04340214A (ja) 半導体装置の製造方法
JPH056176B2 (ja)
KR19990039033A (ko) 테스트 패턴 형성 방법
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
KR100307222B1 (ko) 마스크 프레임
KR100289664B1 (ko) 노광 마스크의 제조방법
JP2005024962A (ja) フォトマスク、半導体装置及びその製造方法
KR100680936B1 (ko) 반도체소자의 중첩도 검사방법
JPH08213302A (ja) 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク
JP2002023344A (ja) スクライブラインの配置方法、レチクル及び露光方法
JP2002280293A (ja) 露光方法、露光用原板、及び基板
JP3330673B2 (ja) 半導体装置及びその製造方法
JPH01102464A (ja) フォトマスク