JPH0422572Y2 - - Google Patents
Info
- Publication number
- JPH0422572Y2 JPH0422572Y2 JP8726085U JP8726085U JPH0422572Y2 JP H0422572 Y2 JPH0422572 Y2 JP H0422572Y2 JP 8726085 U JP8726085 U JP 8726085U JP 8726085 U JP8726085 U JP 8726085U JP H0422572 Y2 JPH0422572 Y2 JP H0422572Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- voltage semiconductor
- high voltage
- inductance
- potential side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は複数の半導体スイツチを直列接続して
なる高電圧用半導体スイツチとインダクタンスと
からなる高電圧用半導体スイツチ装置に関する。
なる高電圧用半導体スイツチとインダクタンスと
からなる高電圧用半導体スイツチ装置に関する。
高電圧機器においては異常が発生したとき、負
荷を保護するために速やかに接地し、負荷に電圧
が印加されないようにしなければならないことが
多い。このような例を第２図で説明する。この回
路は間欠発振マイクロ波装置概略図である。同図
においてＥは高電圧電源、Z1，Z2は限流インピー
ダンス、Ｃはコンデンサ、RLは間欠負荷、CSは
負荷の分布容量、SWは高電圧用半導体スイツチ
装置で、複数の半導体スイツチを直列接続してな
る高電圧用半導体スイツチＳと電流上昇率抑制イ
ンピーダンスL1，L2で構成される。D1は負荷停
止時の転流ダイオード、D2は負荷動作時のバイ
パスダイオードである。
荷を保護するために速やかに接地し、負荷に電圧
が印加されないようにしなければならないことが
多い。このような例を第２図で説明する。この回
路は間欠発振マイクロ波装置概略図である。同図
においてＥは高電圧電源、Z1，Z2は限流インピー
ダンス、Ｃはコンデンサ、RLは間欠負荷、CSは
負荷の分布容量、SWは高電圧用半導体スイツチ
装置で、複数の半導体スイツチを直列接続してな
る高電圧用半導体スイツチＳと電流上昇率抑制イ
ンピーダンスL1，L2で構成される。D1は負荷停
止時の転流ダイオード、D2は負荷動作時のバイ
パスダイオードである。
上記負荷であるマイクロ波管は非常に高価であ
るために、異常が検出されたら直ちにコンデンサ
Ｃの電荷を放電させ、マイクロ波管に電圧が印加
されないようにしなければならない。そのため異
常が検出されたとき、同時に高電圧用半導体スイ
ツチＳに点弧信号を送り、ターンオンさせる。高
電圧用半導体スイツチＳがサイリスタで構成され
ているときは、電流上昇率を抑制するためにイン
ダクタンスL1が必要である。また負荷（マイク
ロ波管）には分布容量CSがあるので、該分布容量
から流れ込む電流に対してもインダクタンスL2
が必要となる。
るために、異常が検出されたら直ちにコンデンサ
Ｃの電荷を放電させ、マイクロ波管に電圧が印加
されないようにしなければならない。そのため異
常が検出されたとき、同時に高電圧用半導体スイ
ツチＳに点弧信号を送り、ターンオンさせる。高
電圧用半導体スイツチＳがサイリスタで構成され
ているときは、電流上昇率を抑制するためにイン
ダクタンスL1が必要である。また負荷（マイク
ロ波管）には分布容量CSがあるので、該分布容量
から流れ込む電流に対してもインダクタンスL2
が必要となる。
このような目的で使用される高電圧用半導体ス
イツチ装置SWの高電圧用半導体スイツチＳは、
多数の半導体スイツチを絶縁基材に取付け直列接
続されるので、通常柱状の構造になる。従来、イ
ンダクタンスL1，L2は高電圧用半導体スイツチ
との距離が大きいため、配線と床（アース）との
間に分布容量ができてしまうという欠点があつ
た。
イツチ装置SWの高電圧用半導体スイツチＳは、
多数の半導体スイツチを絶縁基材に取付け直列接
続されるので、通常柱状の構造になる。従来、イ
ンダクタンスL1，L2は高電圧用半導体スイツチ
との距離が大きいため、配線と床（アース）との
間に分布容量ができてしまうという欠点があつ
た。
本考案は以上の欠点を除去するために、複数の
半導体スイツチを直列接続してなる高電圧用半導
体スイツチとインダクタンスとからなる高電圧用
半導体スイツチ装置において、上記高電圧用半導
体スイツチを柱状に実装すると共に該高電圧用半
導体スイツチの高電位側に上記インダクタンスを
配設し低電位側を固定したことを特徴とする高電
圧用半導体スイツチ装置を提供するものである。
半導体スイツチを直列接続してなる高電圧用半導
体スイツチとインダクタンスとからなる高電圧用
半導体スイツチ装置において、上記高電圧用半導
体スイツチを柱状に実装すると共に該高電圧用半
導体スイツチの高電位側に上記インダクタンスを
配設し低電位側を固定したことを特徴とする高電
圧用半導体スイツチ装置を提供するものである。
本考案は上記のような構成になつているので、
高電圧用半導体スイツチとインダクタンス間の配
線が最小になり、配線浮遊容量の影響が殆どなく
なる。
高電圧用半導体スイツチとインダクタンス間の配
線が最小になり、配線浮遊容量の影響が殆どなく
なる。
第１図は本考案の一実施例を説明するための図
であり、ａは正面図ｂは上面図を示す。同図にお
いて、SAは複数の半導体スイツチを直列接続し
てなる高電圧用半導体スイツチで柱状に実装され
ている。SBは高電圧用半導体スイツチの低電位側
電極でアースである床Ｆとの取付部分でもありア
ンカーボルトSCで床Ｆに固定されている。SDは高
電圧用半導体スイツチの高電位側電極で、電界が
緩和される形状をしており、インダクタンスL1，
L2が取付けられるようになつている。以上SB，
SC，SDは高電圧用半導体スイツチSAに実装され
る。インダクタンスL1，L2は、所定の直径を有
するボビンLB、必要回数ボビンに巻回した電線
LC、電界緩和に必要な曲率半径をもつ電極LA，
及び転流バイパス用ダイオードLDをボビン内に
取付けた構造である。本考案は、高電圧用半導体
スイツチＳの高電位側電極SD部にインダクタンス
L1，L2を直接取付けることである。通常、高電
圧用半導体スイツチＳの重量に比べ、インダクタ
ンスL1，L2は!?かに軽いので、第１図のような
構造でも重量バランスが狂うことはない。
であり、ａは正面図ｂは上面図を示す。同図にお
いて、SAは複数の半導体スイツチを直列接続し
てなる高電圧用半導体スイツチで柱状に実装され
ている。SBは高電圧用半導体スイツチの低電位側
電極でアースである床Ｆとの取付部分でもありア
ンカーボルトSCで床Ｆに固定されている。SDは高
電圧用半導体スイツチの高電位側電極で、電界が
緩和される形状をしており、インダクタンスL1，
L2が取付けられるようになつている。以上SB，
SC，SDは高電圧用半導体スイツチSAに実装され
る。インダクタンスL1，L2は、所定の直径を有
するボビンLB、必要回数ボビンに巻回した電線
LC、電界緩和に必要な曲率半径をもつ電極LA，
及び転流バイパス用ダイオードLDをボビン内に
取付けた構造である。本考案は、高電圧用半導体
スイツチＳの高電位側電極SD部にインダクタンス
L1，L2を直接取付けることである。通常、高電
圧用半導体スイツチＳの重量に比べ、インダクタ
ンスL1，L2は!?かに軽いので、第１図のような
構造でも重量バランスが狂うことはない。
第３図で本考案の他の一実施例を説明する。高
電圧用半導体スイツチＳが負荷RLに近く、分布
容量CSが無視できる場合は、第４図のようにイン
ダクタンスL2、バイパスダイオードD2を省くこ
とができるのでインダクタンスは１つとなる。こ
のような場合は第３図に示すように高電圧用半導
体スイツチＳとインダクタンスL1を直線状に取
付ける。
電圧用半導体スイツチＳが負荷RLに近く、分布
容量CSが無視できる場合は、第４図のようにイン
ダクタンスL2、バイパスダイオードD2を省くこ
とができるのでインダクタンスは１つとなる。こ
のような場合は第３図に示すように高電圧用半導
体スイツチＳとインダクタンスL1を直線状に取
付ける。
本考案によれば、次のような効果が得られる。
(1) 高電圧用半導体スイツチＳとインダクタンス
L1，L2の間の配線が最小になるので配線浮遊
容量の影響が殆どなくなる。
L1，L2の間の配線が最小になるので配線浮遊
容量の影響が殆どなくなる。
(2) インダクタンスL1，L2を独立に高電圧用半
導体スイツチ素子Ｓの高電位側に固定する必要
がないので、絶縁材料が節約でき、床面積Ｆも
縮小できる。
導体スイツチ素子Ｓの高電位側に固定する必要
がないので、絶縁材料が節約でき、床面積Ｆも
縮小できる。
(3) 転流ダイオードD1、バイパスダイオードD2
をインダクタンスL1，L2のボビン内に取付け
た場合には、L1−D1間、L2−D2間の配線が最
小となり配線インダクタンスの影響が殆どなく
なる。また、ダイオードD1，D2を別の部分に
固定した場合に必要となる絶縁材料が節約でき
る。
をインダクタンスL1，L2のボビン内に取付け
た場合には、L1−D1間、L2−D2間の配線が最
小となり配線インダクタンスの影響が殆どなく
なる。また、ダイオードD1，D2を別の部分に
固定した場合に必要となる絶縁材料が節約でき
る。
以上述べたように本考案は、複数の半導体スイ
ツチを直列接続してなる高電圧用半導体スイツチ
とインダクタンスとからなる高電圧用半導体スイ
ツチ装置において、上記高電圧用半導体スイツチ
を柱状に実装すると共に該高電圧用半導体スイツ
チの高電位側に上記インダクタンスを配設し低電
位側を固定したことを特徴とする高電圧用半導体
スイツチ装置である。本考案はこのような特徴を
有するので配線浮遊容量、配線インダクタンスの
影響が殆どなくなると共に絶縁材料の節約、床面
積の縮小などの効果が得られる。
ツチを直列接続してなる高電圧用半導体スイツチ
とインダクタンスとからなる高電圧用半導体スイ
ツチ装置において、上記高電圧用半導体スイツチ
を柱状に実装すると共に該高電圧用半導体スイツ
チの高電位側に上記インダクタンスを配設し低電
位側を固定したことを特徴とする高電圧用半導体
スイツチ装置である。本考案はこのような特徴を
有するので配線浮遊容量、配線インダクタンスの
影響が殆どなくなると共に絶縁材料の節約、床面
積の縮小などの効果が得られる。
第１図は本考案の一実施例を説明するための
図、第２図は一般の高電圧用半導体スイツチ装置
を説明するための図、第３図及び第４図は本考案
の他の一実施例を説明するための図である。 Ｅ……高電圧電源、Z1，Z2……限流インピーダ
ンス、Ｃ……コンデンサ、RL……間欠負荷、CS
……負荷の分布容量、SW……高電圧用半導体ス
イツチ装置、Ｓ……高電圧用半導体スイツチ、
L1，L2……インダクタンス、D1……転流ダイオ
ード、D2……バイパスダイオード、SA……高電
圧用半導体スイツチ、SB……低電位側電極、SC…
…アンカーボルト、SD……高電位側電極、Ｆ……
床、LA……電極、LB……ボビン、LC……電線、
LD……転流バイパス用ダイオード。
図、第２図は一般の高電圧用半導体スイツチ装置
を説明するための図、第３図及び第４図は本考案
の他の一実施例を説明するための図である。 Ｅ……高電圧電源、Z1，Z2……限流インピーダ
ンス、Ｃ……コンデンサ、RL……間欠負荷、CS
……負荷の分布容量、SW……高電圧用半導体ス
イツチ装置、Ｓ……高電圧用半導体スイツチ、
L1，L2……インダクタンス、D1……転流ダイオ
ード、D2……バイパスダイオード、SA……高電
圧用半導体スイツチ、SB……低電位側電極、SC…
…アンカーボルト、SD……高電位側電極、Ｆ……
床、LA……電極、LB……ボビン、LC……電線、
LD……転流バイパス用ダイオード。
Claims (1)
- 複数の半導体スイツチを直列接続してなる高電
圧用半導体スイツチとインダクタンスとからなる
高電圧用半導体スイツチ装置において、上記高電
圧用半導体スイツチを柱状に実装すると共に該高
電圧用半導体スイツチの高電位側に上記インダク
タンスを配設し低電位側を固定したことを特徴と
する高電圧用半導体スイツチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8726085U JPH0422572Y2 (ja) | 1985-06-10 | 1985-06-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8726085U JPH0422572Y2 (ja) | 1985-06-10 | 1985-06-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61202931U JPS61202931U (ja) | 1986-12-20 |
| JPH0422572Y2 true JPH0422572Y2 (ja) | 1992-05-25 |
Family
ID=30639313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8726085U Expired JPH0422572Y2 (ja) | 1985-06-10 | 1985-06-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0422572Y2 (ja) |
-
1985
- 1985-06-10 JP JP8726085U patent/JPH0422572Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61202931U (ja) | 1986-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321299A (en) | Hybrid integrated circuit device | |
| US4612561A (en) | Parallel-connected gate turn-off thyristors | |
| JP2588506B2 (ja) | 無誘導アノ−ド−カソ−ド接続回路 | |
| GB1536062A (en) | Switching circuit | |
| US6323564B1 (en) | Circuit configuration with reduced EMI | |
| JP3536142B2 (ja) | 電気車両の接地回路 | |
| JPH04229079A (ja) | 半導体スイッチの並列接続方法、スイッチ回路及びインバータ装置 | |
| JP3315303B2 (ja) | 電動機制御装置 | |
| JPH01209951A (ja) | 電力変換装置 | |
| JPH0132337Y2 (ja) | ||
| JPH08306859A (ja) | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 | |
| JPH06232714A (ja) | 電力用半導体回路装置 | |
| JPH0733461Y2 (ja) | スイッチング回路 | |
| JPH0646237Y2 (ja) | 充放電装置 | |
| JPH0513015Y2 (ja) | ||
| JPS582043Y2 (ja) | リアクトル | |
| JP2539733Y2 (ja) | 電力変換装置 | |
| JPH033473B2 (ja) | ||
| JPH0711479Y2 (ja) | パルス発生装置 | |
| JPS6017942Y2 (ja) | 電子回路ユニツト | |
| JP2593123Y2 (ja) | インバータ制御装置 | |
| JPS5914822Y2 (ja) | スイツチング回路 | |
| JPS6330193Y2 (ja) | ||
| JPH0311194B2 (ja) | ||
| JPS622750Y2 (ja) |