JPH0423043A - ファジイ演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はファジィ演算回路に関し、特にファジィ演算の
前半において台形状のメンバシップ関数を発生するため
の演算回路に関する。

［従来の技術］ 最近、ファジィ推論を用いた制御方法、いわゆるファジ
ィ制御は広汎な分野にわたって応用が考えられ、実用化
されつつある。例えば、ある被制御機器の制御に熟練操
作者の熟練技術を反映させ。

非熟練者でも容易に操作を可能とする。あるいは自動運
転を可能とする手法の一つとして実用化が試みられてい
る。それに伴なって、ファジィ演算を専用に実行するハ
ードウェアについても研究が進み、ディジタル方式、ア
ナログ方式いずれについても提供されはじめてきている
。ファジィ演算回路は一般に、推論部、結論部により構
成される。

推論部は前件部処理と後件部処理とに分けられ、前件部
処理によって得られるメンバシップ関数に基づいて後件
部処理が行われる。

［発明が解決しようとする課題］ これまでのものは１例えばディジタル方式のものについ
て言えば、その離散的な性質から信号の連続性が時間、
レベル共に維持されないという問題点がある。一方、ア
ナログ方式の場合には、すベてトランジスタで構成され
ているために回路が複雑になるという問題点がある。

本発明はファジィ演算回路の中でも特に、前件部メンバ
シップ関数発生の演算回路に着目し、演算増幅器とトラ
ンジスタとの組合わせにより簡単な構成で高速のファジ
ィ演算に寄与するアナログ形の演算回路を提供しようと
するものである。

［課題を解決するための手段］ 本発明によれば、入力信号と第１の比較信号。

入力信号と第２の比較信号とをそれぞれ入力とする第１
．第２の演算増幅器を含んで第１．第２の出力特性を示
す第１．第２の差動増幅部と、前記第１．第２の演算増
幅器のゲインを可変とする調整部と、該調整部の出力及
び第３の比較信号とを人力として台形状の関数を発生す
る回路とを含むファジィ演算回路が得られる。

［作　用］ 上記構成において、第１．第２の演算増幅器は。

台形状の関数における２つの斜線を与え、第１゜第２の
比較信号は２つの斜線と電圧零レベルとの交点を決定す
る。また、調整部は２つの斜線の傾きを決定する。関数
発生回路は調整部からの２つの出力と第３の比較信号と
を合成して台形状の関数を発生する。

［実施例］ 以下に１図面を参照して本発明の詳細な説明する。

第１図は本発明によるアナログ形ファジィ演算回路の要
部であるメンバシップ関数発生部を示す。

このメンバシップ関数発生部は、第２図に示す太線の如
き台形状のメンバシップ関数を発生するためのものであ
る。

本回路は、第２図に示す台形状のメンバシ・ンプ関数を
構成する直線ａの如き第１の出力特性を示しその立上が
り位置ＶＲが可変の第１の演算増幅器ＯＰＩと、直線Ｃ
の如き第２の出力特性を示しその立下がり位置ＶＬが可
変の第２の演算増幅器ＯＰ２と、直線ａの傾きθ７を調
整するための調整器ＶＲＩと、直線Ｃの傾きθＬを調整
するための調整器ＶＲ２と、トランジスタＴｒｉ、Ｔｒ
２による第１の比較器ＤＣＩと、トランジスタＴｒ３、
Ｔｒ４による第２の比較器ＤＣ２と、関数発生部ＦＧと
から成る。関数発生部ＦＧは３つのトランジスタＴｒ５
〜Ｔｒ７から成る。比較器ＤＣ１、ＤＣ２及び関数発生
部ＦＧは、直線ａ、直線Ｃの他に、電圧零レベルを示す
直線ｂ（第２図）。

台形の上辺を規定する直線ｄ（第２図）を合成して台形
状のメンバシップ関数を出力する。

次に、動作について説明する。

第１図において、入力信号Ｖ１が入力されると演算増幅
器ＯＰＩ、ＯＰ２は差動増幅型であるので、これらの出
力特性は第３図（ａ）の出力Ｐ１（演算増幅器０ＰＩ）
、第３図（ｂ）の出力Ｐ４（演算増幅器０Ｐ２）で表わ
される。出力Ｐ１は。

演算増幅器ＯＰＩの他方の比較電圧ＶＲで決まる位置で
電圧零レベルと交差して立上がる。一方。

出力Ｐ４は、演算増幅器ＯＰ２の他方の比較電圧ＶＬで
決まる位置で電圧零レベルと交差して立下がる。

次に、上記の各出力特性は、調整器ＶＲＩ、ＶＲ２を調
整することで第３図（ａ）の出力Ｐ２．第３図（ｂ）の
出力Ｐ５で示すように傾きを変えることができる。この
段階では電圧零レベルとの交差位置は変化しない。

比較器ＤＣＩでは、トランジスタＴｒ２のベースが接地
電位とされることで、第３図（ａ）の出力Ｐ２がトラン
ジスタＴｒｌのベース・エミッタ間電圧ＶＢＥ分だけ減
少方向にシフトされ、比較電圧ＶＲで決まる交差位置よ
り負側では定電圧−ＶＢＥとなる。その結果、出力はＰ
３で表わされるようになる。同様の理由で、比較器ＤＣ
２では、第３図（ｂ）の出力Ｐ５が電圧ＶＢＥ分だけ減
少方向にシフトされ、比較電圧■して決まる交差位置よ
り正側では定電圧−ＶＢＥとなる。その結果、出力はＰ
６で表わされるようになる。

関数発生部ＦＧでは、トランジスタＴｒ５のベースに出
力Ｐ３が、トランジスタＴｒ６のベースには出力Ｐ６が
、トランジスタＴｒ７のベースには第３の比較電圧Ｐ７
（ＶＰ　　ＶＢＥ）（但し。

■、は台形状関数の上辺の電圧値）で規定される出力Ｐ
７がそれぞれ入力され合成されることにより、第４図に
示すように、出力Ｐ３とＰ６との合成出力が電圧ＶＢＩ
Ｅ分だけ上方にシフトされ１合成結果出力Ｖ。ＵＴとし
て一点鎖線で示す台形状の出力特性が得られる。

以上の説明で理解できるように１本発明による演算回路
では演算増幅器が線形領域のみで動作するようにした点
に特徴がある。通常、第２図に示すような台形状の関数
を発生しようとする場合。

演算増幅器とダイオードとの組合わせで実現されている
が、これまでのものは演算増幅器が線形領域だけでなく
飽和領域でも動作する。この場合。

演算増幅器の応答可能な周波数帯域が線形領域での使用
時の周波数帯域に比べ１桁程度低くなる。

これに対し１本発明の演算回路では、上述した理由によ
り演算増幅器の持つ高周波数帯域を損うことがなく、シ
たがって高速応答性を実現することができる。

なお、実施例の説明では、出力ＰＬ、Ｐ４の傾きを調整
する手段として、可変抵抗器を用いているが、ディジタ
ルポテンショあるいはアナログマルチプレクサ等を用い
てディジタル値でリモート設定可能に構成しても良い。

［発明の効果］ 以上説明してきたように１本発明は演算増幅器を用いた
新しいタイプのファジィ演算回路であり。

簡単な構成で高速応答性を持たせることができる。

しかも１台形状の関数の斜線部分に対応する特性の傾き
及び電圧零レベルとの交差位置を容易に調整できる。

【図面の簡単な説明】

第１図は本発明によるファジィ演算回路の要部であるメ
ンバシップ関数発生部の回路図、第２図は第１図に示さ
れた回路で発生されるメンバシップ関数の一例を示した
図、第３図、第４図はそれぞれ、第２図に示したメンバ
シップ関数の発生過程を説明するための出力特性図。 図中、ＯＰＩ、ＯＦ２は演算増幅器、ＦＧは関数発生部
。 第１図 第２図 第３図 （ａ） （ｂ） 第４図 厳

Claims (1)

【特許請求の範囲】
1. １）入力信号と第１の比較信号，入力信号と第２の比較
   信号とをそれぞれ入力とする第１，第２の演算増幅器を
   含んで第１，第２の出力特性を示す第１，第２の差動増
   幅部と、前記第１，第２の演算増幅器のゲインを可変と
   する調整部と、該調整部の出力及び第３の比較信号とを
   入力として台形状の関数を発生する回路とを含むことを
   特徴とするファジィ演算回路。