JPH0423128A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 （ａ）本発明の一実施例（第２図〜第４図）（ｂ）本発
明の他の実施例（第５図） 発明の効果 〔概要〕 コンピュータの命令動作を細分化したマイクロ命令の集
まりであるマイクロプログラムを制御するマイクロプロ
グラム制御装置の改良に関し、複雑な条件分岐を数多く
有するマイクロプログラムであっても、制御記憶部内で
同一内容のステップを設けることを極力抑制し、制御記
憶部の効率的使用及び装置の高機能化を図ることができ
るマイクロプログラム制御装置を提供することを目的と
し、 マイクロプログラムを格納する制御記憶部と、前記制御
記憶部から読出されるマイクロ命令を保持するマイクロ
出力ラッチ回路と、前記マイクロ出力ラッチ回路に条件
分岐を指示する条件分岐マイクロ命令が保持されたとき
に、該条件分岐マイクロ命令の選択指定の内容に基づい
て分岐制御情報を選択する分岐条件選択回路と、前記分
岐条件選択回路で選択された分岐制御情報に基づいて前
記条件分岐マイクロ命令中の第１又は第２のフィールド
を選択する分岐アドレス選択回路と、前記制御記憶部を
アクセスするためのマイクロアドレスを発生するマイク
ロアドレス発生回路とを備え、前記条件分岐マイクロ命
令の前記第１のフィールドには条件成立時の分岐アドレ
スを発生するための第１のベースアドレスが含まれ、第
２のフィールドには条件不成立時の分岐アドレスを発生
するための第２のベースアドレスが含まれており、前記
マイクロアドレス発生回路が前記条件分岐マイクロ命令
が読み出されたアドレスと、前記分岐アドレス選択回路
で選択された第１又は第２のベースアドレスとを用いて
、分岐先のアドレスを発生するようにしたものである。

〔産業上の利用分野〕

本発明は、コンピュータの命令動作を細分化したマイク
ロ命令の集まりであるマイクロプログラムを制御するマ
イクロプログラム制御装置の改良に関する。

近年、コンピュータの高機能化に伴いマイクロコンピュ
ータにおいてもマイクロプログラム方式により動作を制
御する方式が採用される。このマイクロプログラム方式
のコンピュータは構造が単純であるため一般的に安価な
ものとなるが、改良や変更に耐えられるように一般的な
構造を取っているために、必ずしも特定の仕様のために
は最適のハードウェアではない。

特に、前記マイクロプログラムが高機能な処理を行なう
ために複雑な条件分岐等が多（なると、制御記憶部に格
納されるマイクロプログラムも膨大なものとなり、制御
記憶部の容量を大きくする必要がある。この大容量の制
御記憶部を必要とすることのないマイクロプログラム制
御装置が要求される。

〔従来の技術〕

従来、この種のマイクロプログラム制御装置として第６
図に示すものがあった。この第６図は従来装置のアドレ
ス制御部ブロック構成図である。

同図において従来のマイクロプログラム制御装置は、マ
イクロプログラムを格納するマイクロプログラム用のＲ
ＯＭで形成される制御記憶部１と、該制御記憶部１から
読出されるマイクロプログラムのマイクロ命令を保持す
るマイクロ出力ラッチ回路２と、該マイクロ出力ラッチ
回路２に保持されたマイクロ命令における選択指定のＣ
Ｃフィールド（コンデイションフィールド）で示される
内容に基づいて演算制御部側のステータスレジスタ８か
ら出力される分岐制御情報ｂｃ　　−ｂｃ７のいずれか
を選択し、該選択された分岐条件入力値ｂｅ　　を出力
する分岐条件選択回路３と、前記マイクロ出力ラッチ回
路２のマイクロ命令の一部及び分岐条件選択回路３の分
岐条件入力値ｂＣに基づいてマイクロアドレスを発生す
るマイクロアドレス発生回路５と、該マイクロアドレス
発生回路５のマイクロアドレスを格納するアドレスレジ
スタ６とを備える構成である。

前記制御記憶部１に格納される各マイクロ命令は、条件
分岐か無条件分岐かを示すＭＤフィールド、選択指定の
内容を示すＣＣフィールド及び条件分岐時の分岐先アド
レスを示すＢＡフィールド（ベースアドレスフィールド
）からなる次のマイクロ命令の実行アドレスを制御する
ための部分と、マイクロ命令の各演算制御のためのＣＴ
フィールド（コントロールフィールド）の部分とから形
成される。

次に、前記構成に基づ〈従来装置の動作を第７図（Ａ）
、（Ｂ）を参照して説明する。この第７図（Ａ）は次の
マイクロ命令の実行アドレスを制御するためのＭＤ（モ
ード）　、ＣＣ，ＢＡの各フィールド（アドレス指定フ
ィールド）を示す。また、同図（Ｂ）はマイクロアドレ
ス発生回路５で発生されるマイクロアドレスの８ｂｆｔ
構成例を示す。

まず、制御記憶部１から読出されるマイクロ命令がラッ
チ回路２に保持される。この保持されたマイクロ命令の
うちＭＤフィールドの内容により分岐条件回路３及びマ
イクロアドレス発生回路５が各々動作する。

前記ＭＤフィールド内容が無条件分岐“１”の場合には
、次のマイクロアドレスを構成する総てのビットを、マ
イクロアドレス特定のためのＭＤフィールドに指定し、
その内容ＭＡ　　　が７イクロアドレス発生回路５でそ
のまま選択され、アドレスレジスタ６に格納される。こ
のアドレスレジスタ６に格納されたマイクロアドレスの
内容に基づいて制御記憶部１から次に実行されるマイク
ロ命令を読出す。

また、前記ＭＤフィールドの内容が条件分岐“０”の場
合には、ＣＣフィールドの内容に基づき分岐条件選択回
路３が演算制御部側のステータスレジスタから出力され
る分岐条件を選択して装置の状態を表す分岐条件入力値
ｂｃ　　をマイクロアドレス発生回路５に出力する。

なお、上記分岐条件入力値ｂｅ　　とは具体的にはステ
ータスレジスタ８に記憶されている１ｂｉｔのフラグで
ある。ＣＣは３ｂｉｔなので、ステータスレジスタ８に
は８つのフラグｂ　ＣＯ〜ｂｃ７があり、このＣＣの値
に従って８つのフラグのうちの１つが選択される。この
選択された分岐条件入力値ｂｃ　がマイクロアドレス発
生回路５に入力される。条件分岐の際には、このフラグ
の“１”　　１０”に応じてジャンプ先がかわる。

前記マイクロアドレス発生回路５は選択された条件（装
置の状態を表わすキャリー等）の分岐条件入力値ｂｃ　
とＢＡフィールドの内容とからマイクロアドレスの一部
を発生し、これをアドレスレジスタ６の一部に格納する
。このアドレスレジスタ６において前回のマイクロアド
レスの内容（ＭＡＲ）をそのまま利用するビットについ
ては、前回のデータＭＡＲをそのまま保持することとな
る。この保持された前回のデータＭ　Ａ　Ｒｓ−７と前
記マイクロアドレス発生回路５で発生したマイクロアド
レスの一部（分岐先アドレスＢＡ５−。

及び分岐条件入力値ｂｅ　　）とからなるマイクロアド
レスがアドレスレジスタ６に格納されることとなる。

このように条件分岐の場合には、分岐可能なアドレスを
制限して無条件分岐の場合と同じ長さ（８ｂｉｔ）のビ
ット情報で実現していた。このため、８ｂｊｔのマイク
ロアドレスは、前回のマイクロアドレスの内容のＭＡＲ
フィールドが２ｂｉｔと、分岐先アドレスを示すＢＡフ
ィールドの一部が５ｂｉｔと、装置の状態を表わす分岐
条件入力値ｂｃ　　（ステータスレジスタ内のフラグ）
が１ビツトとで構成されている前記ＭＡＲフィールド、
ＢＡフィールドの一部及び入力値ｂｃ　　により次の実
行アドレスを生成していた。

〔発明が解決しようとする課題〕

従来のマイクロプログラム制御装置は以上のように分岐
条件入力値ｂｃ　　　（フラグの値）そのものをアドレ
スとするように構成されていたので、条件分岐の場合に
は分岐条件入力値ｂｅ　　で指定される条件成立（フラ
グ−“１”に対応）、条件不成立（フラグ＝“０”に対
応）の各分岐先アドレスが特定の１ｂｉｔのみ違う１組
として存在させなければ条件分岐が制限されるという課
題を有していた。このため、い（つかのアドレスから同
一の他のアドレスに条件分岐したい場合でも、条件の成
立、不成立後どちらかの動作を変えたいときは、別のア
ドレスに同一の内容を書いて、その対になるアドレスに
マイクロ命令を配置しなければならない。そのため、マ
イクロプログラムが高機能な処理を行なうために複雑な
条件分岐を数多く使用する場合は、同じ内容のマイクロ
命令がいくつも必要となり、制御記憶部に格納されるマ
イクロプログラムのステップ数が増加して制御記憶部の
格納効率を悪化させるといった課題が生じることになる
。

本発明は前記課題を解決するためになされたもので、複
雑な条件分岐を数多く有するマイクロプログラムであっ
ても、制御記憶部内で同一内容のステップを設けること
を極力抑制し、制御記憶部の効率的使用及び装置の高機
能化を図ることができるマイクロプログラム制御装置を
提供することを目的とする。

帽１を解決するための手段〕 第１図は本発明の原理説明図を示す。

同図において本発明に係るマイクロプログラム制御装置
は、マイクロプログラムを格納する制御記憶部１と、前
記制御記憶部１から読出されるマイクロ命令を保持する
マイクロ出力ラッチ回路２と、前記マイクロ出力ラッチ
回路２に条件分岐を指示する条件分岐マイクロ命令が保
持されたときに、該条件分岐マイクロ命令の選択指定の
内容に基づいて分岐制御情報ｂｃ　　を選択する分岐条
件皿 選択回路３と、前記分岐条件選択回路３で選択された分
岐制御情報ｂｅ　　に基づいて前記条件分岐マイクロ命
令中の第１又は第２のフィールドＡ又はＢを選択する分
岐アドレス選択回路４と、前記制御記憶部１をアクセス
するためのマイクロアドレスを発生するマイクロアドレ
ス発生回路５とを備え、前記条件分岐マイクロ命令の前
記第１のフィールドには条件成立時の分岐アドレスを発
生するための第１のベースアドレスが含まれ、第２のフ
ィールドには条件不成立時の分岐アドレスを発生するた
めの第２のベースアドレスが含まれており、前記マイク
ロアドレス発生回路５が前記条件分岐マイクロ命令が読
み出されたアドレスと、前記分岐アドレス選択回路で選
択された第１又は第２のベースアドレスとを用いて、分
岐先のアドレスを発生するようにしたものである。

〔作用〕

本発明においては、条件分岐マイクロ命令中に分岐条件
成立時及び条件不成立時の各分岐番地を各複数ビット情
報で指定する第１及び第２のフィールドＡＳＢを設け、
条件分岐マイクロ命令の選択指定の内容に基づいて選択
された分岐制御情報ｂｃ　　によって第１のフィールド
Ａか、第２のフイールドＢかの情報を分岐アドレス選択
回路５で選択し、その情報を次に実行されるマイクロ命
令のアドレスの一部として使用することによって、条件
分岐マイクロ命令の選択指定の内容で選択された分岐制
御情報ｂｃ　　に関わりなく、マイクロ命令で指定した
第１又は第２のフィールドＡＳＢにおける分岐番地の任
意の複数ビットの情報が次に実行されるマイクロ命令の
アドレスの一部となる。

これによって、指定したビットの数をＮとすると、２Ｎ
個のアドレスの中で自由に条件分岐の成立と不成立時と
の分岐先のアドレスを設定できる。

従って、任意のアドレスから同一のアドレスに条件分岐
したい場合に条件の成立、不成立後どちらかの動作を変
えた場合には、一つのアドレスに対して２Ｎ−１個のア
ドレスと条件分岐の組に出来るため、２ゞ−１個分のマ
イクロ命令が共用可能となる。

〔実施例〕

（ａ）本発明の一実施例 以下、本発明の一実施例を第２図ないし第４図に基づい
て説明する。この第２図は本発明の一実施例構成図、第
３図はマイクロ命令のアドレス特定部分態様図、第４図
は第２図記載のマイクロアドレス発生回路の詳細回路構
成図を示す。

前記各図において本実施例に係るマイクロプログラム制
御装置は、アドレス制御部と演算制御部とからなり、該
アドレス制御部が前記従来装置（第６図に記載）の制御
記憶部１、マイクロ出力ラッチ回路２、分岐条件選択回
路３、マイクロアドレス発生回路５及びアドレスレジス
タ６を共通して備え、該構成に加え、前記分岐条件選択
回路３の分岐条件入力値ｂｃ　　に基づいて前記マイク
ロ出力ラッチ回路２に格納されるマイクロ命令における
条件分岐マイクロ命令中の第１フィールド人（以下、Ａ
フィールド）、第２フイールドＢ（以下、Ｂフィールド
）を選択する分岐アドレス選択回路４を備える構成であ
る。

前記制御記憶部１に格納されるマイクロ命令は、ＭＤフ
ィールド、ＣＣフィールド、ＣＴフィールドに加え、条
件分岐の場合に条件成立時の分岐番地を複数ビット情報
で指定するＡフィールドと、条件不成立時の分岐番地を
複数ビット情報で指定するＢフィールドとを有して形成
される。

前記分岐アドレス選択回路４は、前記マイクロ出力ラッ
チ回路２に保持されるマイクロ命令の選択指定の内容で
あるＣＣフィールドに基づいて前記マイクロ出力ラッチ
回路２における条件成立時。

条件不成立時の分岐番地を指定するＡ、Ｂフィールドの
いずれかを選択し、当該選択されたＡ（又はＢ）フィー
ルドをマイクロアドレス発生回路５に出力する構成であ
る。

また、第４図におけるマイクロアドレス発生回路５は、
マイクロ出力ラッチ回路２に保持されるマイクロ命令中
における無条件分岐時の次の実行アドレスを示すマイク
ロアドレス特定のためのＭＡフィールドＭＡ　　　及び
マイクロ命令以外からの要因（例えば、ユーザの命令、
演算制御部の状態等）により作成される次の実行アドレ
スを、条件分岐か無条件分岐かを示すＭＤフィールドの
内容に基づいて選択する第１の選択回路５１と、該第１
の選択回路５１で選択されたＭＡフィールールドＢ　　
）を前記ＭＤフィールドの内容に基づいて選択する第２
の選択回路５２とを備える構成である。

次に、前記構成に基づく本実施例の動作について説明す
る。

まず、−のマイクロプログラムにおいてマイクロ命令を
順次読出す通常の動作は、マイクロＲＯＭで構成される
制御記憶部１からマイクロ命令を読出してマイクロ出力
ラッチ回路２に保持される。このマイクロ出力ラッチ回
路２のマイクロ命令は、次のマイクロ命令の実行アドレ
スを制御するためのＭＡフィールド（ＭＤフィールド、
ＣＣフィールド、Ａフィールド、Ｂフィールド）と各演
算制御のためのＣＴフィールドとから形成され、前記Ｍ
ＡフィールドのＭＤフィールド、ＣＣフィールド、Ａフ
ィールド、Ｂフィールドがアドレス制御部側へ出力され
、前記ＣＴフィールドが演算制御部側へ出力される。

前記ＭＡフィールドの内容により無条件分岐か条件分岐
かに分かれ、以下の通り動作する。

■無条件分岐の場合 この無条件分岐（ＭＤフィールドが“１”のとき）は、
前記ＣＣフィールド、Ａフィールド、Ｂフィールドが次
の実行アトイスを指定するＭＡフィールドとなる（第３
図（Ａ）を参照）。この第３図（Ａ）ｒＭＤ＝ＩＪにお
いて、マイクロ命令の分岐モードより次の実行アドレス
を示しているＭＡフィールドのＭＡ　　　を選択する。

この選択された次のマイクロ命令の実行アドレスを制御
するためのフィールドとしてアドレス出力レジスタ６に
格納しく第３図（Ｂ）を参照）、この格納した内容に基
づき次に実行されるマイクロ命令を制御記憶部１から読
出すこととなる。以後、無条件分岐の場合にはこれを繰
り返す。

■条件分岐の場合 条件分岐（ＭＤフィールドが“０”のとき）は、前記Ｃ
Ｃフィールドに示される選択指定の内容に基づき演算制
御部側のステータスレジスタ８がら出力される分岐制御
情報ｂ　ｃ　　−ｂ　Ｃ７が分岐条件選択回路３で選択
され、この選択結果が装置（演算制御部）側の状態を表
わす分岐条件入力値ｂｅ　　として出力される。この分
岐条件入力値ｂｃ　　が分岐アドレス選択回路４に入力
され、この分岐アドレス選択回路４は分岐条件入力値ｂ
ｃ　　に基づき条件成立時の３ｂｉｔ情報であるＡフィ
ールドＡ　　か、条件不成立の３ｂｉｔ情報であるＢフ
ィールドＢ　　かの情報を選択する。

この選択された情報（ＡフィールドＡ　　又は−Ｏ ＢフィールドＢ　　）に基づきアドレスレジスタ６の任
意の複数ｂｉｔのみを書替える。このようにして、現在
のマイクロアドレスから任意の複数ｂｉｔの値が異なる
アドレスを特定する。この特定されたマイクロアドレス
に基づき次に実行されるマイクロ命令を制御記憶部１か
ら読出してマイクロ出力ラッチ回路２に保持する。条件
分岐の場合には前記動作が繰り返されることとなる。

なお、前記無条件分岐、条件分岐の通常の動作が終了し
、マイクロプログラムへ移行する場合には、命令レジス
タ１２からの出力がマイクロアドレス発生回路５の第１
の選択回路５１に入力され（第４図を参照）、次のマイ
クロプログラムの先頭マイクロアドレスがマイクロアド
レス発生回路５で発生され、この発生したマイクロアド
レスがアドレスレジスタ６に格納された後に制御記憶部
１から読出されることとなる。

また、マイクロ出力ラッチ回路２に保持されるマイクロ
命令のうち演算制御部のためのＣＴフィールドの内容は
、演算制御部のＡｌＯ２、汎用レジスタ９のデコーダ及
びプログラムカウンタ１０へ各々入力される。

前記ＡＬＵ７は、ＣＴフィールドの内容に基づき演算処
理動作を行ない、この演算結果を前記汎用レジスタに格
納すると共に、演算処理の状態等をステータスレジスタ
８に出力する。このステータスレジスタ８の内容例えば
キャリー、オバーフロー等の状態が分岐条件選択回路３
に出力され、この分岐条件選択回路３でＣＣフィールド
の内容に基づいて選択される。

（ｂ）本発明の他の実施例 第５図は他の実施例装置のマイクロ命令のアドレス特定
部分態様図を示し、同図（Ａ）はアドレスフィールド、
同図（Ｂ）はマイクロアドレスを各々示す。

前記−の実施例では、次のマイクロ命令の実行アドレス
を制御するためのマイクロ命令のフィールドとして、条
件分岐か無条件分岐か指定するＭＤフィールドと、分岐
条件を指定するＣＣフィールドと、条件成立時の分岐番
地の任意の複数ビットの情報を指定するＡフィールド、
条件不成立時の分岐番地の任意の複数ビットの情報を指
定するＢフィールドとしているが、これらに加えて、第
５図に示すように構成することもできる。

即ち、前記−の実施例に加えて条件分岐時に条件の成立
、不成立に関係なく分岐番地の一部のビットの情報を指
定する第３のフィールドＡＢを設ける構成とすることも
できる。この一部の共通するビット情報の第３のフィー
ルドＡＢを設けることにより、条件分岐の場合には条件
に関係なく、第３のフィールドＡＢの情報をアドレスレ
ジスタ６の任意ビットを書き変えるようにしてもよい。

この場合のマイクロ命令では第３のフィールドＡＢが無
条件分岐時に分岐番地を示すＭＡフィールドにおいて共
用させているため、第３のフィールドＡＢのビット位置
に対応するＭＡフィールドのアドレスのビット情報を同
じビットとすると、ハードウェアの規模としては、前記
−の実施例と同じで、アドレスレジスタ６の書き換える
ビット数を増やすのみで済む。即ち、接続の変更のみで
実現することができることとなる。

〔発明の効果〕

以上説明したように本発明においては、条件分岐マイク
ロ命令中に分岐条件成立時及び条件不成立時の各分岐番
地を各複数ビット情報で指定する第１及び第２のフィー
ルドＡ、Ｂを設け、条件分岐マイクロ命令の選択指定の
内容に基づいて選択された制御情報ｂＣによって第１フ
ィールドＡか第２フイールドＢかの情報を分岐アドレス
選択回路で選択し、その情報を次に実行されるマイクロ
命令のアドレスの一部として使用する構成を採ったこと
から、条件分岐マイクロ命令の選択指定の内容で選択さ
れた制御情報ｂｃ　　に関わりなく、マイクロ命令で指
定した第１又は第２のフィールドＡ、Ｂにおける分岐番
地の任意の複数ビットの情報が次に実行されるマイクロ
命令のアドレスの一部となり共用できることとなったこ
とから、制御記憶部に格納されるマイクロプログラムに
おける同一内容のステップを作ることを極力制御できる
という効果を有する。

また、マイクロプログラムのマイクロ命令数が少なくな
り、制御記憶部の格納効率を向上させると共に、高機能
なマイクロコンピュータを低コストで提供できるという
効果を有する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図はマイクロ命令のアドレス特定部分態様図であり
、同図（Ａ）はアドレス指定フィールド、同図（Ｂ）は
マイクロアドレス、 第４図は第２図記載のアドレス発生回路の詳細回路構成
図、 第５図は他の実施例装置のマイクロアドレス特定部分態
様図であり、同図（Ａ）はアドレス指定フィールド、同
図（Ｂ）はマイクロアドレス、第６図は従来装置のアド
レス制御部ブロック構成図、 第７図は従来装置のマイクロ命令のアドレス特定部分態
様図であり、同図（Ａ）はアドレス指定フィールド、同
図（Ｂ）はマイクロアドレスを示す図である。 １・・・制御記憶部 ２・・・マイクロ出力ラッチ回路 ３・・・分岐条件選択回路 ４・・・分岐アドレス選択回路 ５・・・マイクロアドレス発生回路 ６・・・アドレスレジスタ ７・・・ＡＬＵ ８・・・ステータスレジスタ １・・・第１の選択回路 ２・・・第２の選択回路

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラムを格納する制御記憶部（１）と
   、 前記制御記憶部（１）から読出されるマイクロ命令を保
   持するマイクロ出力ラッチ回路（２）と、前記マイクロ
   出力ラッチ回路（２）に条件分岐を指示する条件分岐マ
   イクロ命令が保持されたときに、該条件分岐マイクロ命
   令の選択指定の内容に基づいて分岐制御情報（ｂｃ＿ｎ
   ）を選択する分岐条件選択回路（３）と、 前記分岐条件選択回路（３）で選択された 分岐制御情報（ｂｃ＿ｎ）に基づいて前記条件分岐マイ
   クロ命令中の第１又は第２のフィールド（Ａ又はＢ）を
   選択する分岐アドレス選択回路（４）と、 前記制御記憶部（１）をアクセスするためのマイクロア
   ドレスを発生するマイクロアドレス発生回路（５）とを
   備え、 前記条件分岐マイクロ命令の前記第１のフィールドには
   条件成立時の分岐アドレスを発生するための第１のベー
   スアドレスが含まれ、第２のフィールドには条件不成立
   時の分岐アドレスを発生するための第２のベースアドレ
   スが含まれており、前記マイクロアドレス発生回路（５
   ）が前記条件分岐マイクロ命令が読み出されたアドレス
   と、前記分岐アドレス選択回路で選択された第１又は第
   ２のベースアドレスとを用いて、分岐先のアドレスを発
   生するようにしたことを 特徴とするマイクロプログラム制御装置。 ２、前記条件分岐マイクロ命令は、条件成立及び不成立
   時の分岐アドレス発生のために共用される第３のベース
   アドレスを含む第３のフィールド（ＡＢ）を有し、 前記マイクロアドレス発生回路（５）は前記条件分岐マ
   イクロ命令が読み出されたアドレスと、前記分岐アドレ
   ス選択回路（４）で選択された第１又は第２のベースア
   ドレスと、前記第３のベースアドレスとを用いて分岐先
   アドレスを発生するようにしたことを 特徴とする請求項１記載のマイクロプログラム制御装置
   。 ３、上記制御記憶部に格納される条件分岐マイクロ命令
   の第１、第２のフィールド（Ａ、Ｂ）を複数のビット情
   報で指定すること を特徴とする請求項１記載のマイクロプログラム制御装
   置。