JPH0423134A - プログラムロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、制御装置のプログラムロード方式（従来の技
術） 従来、ローダは外部装置から送られてくるロード内ｙｔ
予め定められたアドレスからメモリへ格納し、ロード内
容の終了コードによってロード動作の終了を検出してい
た。

（発明が解決しようとする問題点） 上述した従来技術においては、ロード内容をメモリに格
納する開始アドレスが固定されているため、複数のプロ
グラムを順次メモリに格納してから、−度にロードしな
けｎばならないと云う欠点があった。

いっぼう、ロード動作の終了は、外部装置からのロード
内容の終了をもってのみ判定しているので、ロード動作
の途中におけるロード内容の抜けは、ロードされたプロ
グラムが正しく起動されているか否かの判断によつ１行
われていた。

本発明の目的は、ロード内容のＷｃｌブロックにロード
開始アドレス情報とロード終了アドレス情報とを与え、
これらの情報に従ってロード動作を実行することによっ
て上記欠点を除去し。

プログラムのロードとその確認とを容易に行うことがで
きるように構成したプログラムロード方式を提供するこ
とにある。

（問題点？解決するための手段） 本発明によるプログラムロード方式は、外部装置からロ
ードされるプログラムの制御下で動作する制御装置のプ
ログラムロード方式であって、制御装置はメモリ部と、
ローダ回路と、プログラム処理部とを具備して構成した
ものである。

メモリ部は、ロードされるべき第１ブロックにロードを
開始する開始アドレス情報およびロードを終了する終了
アドレス情報を有し、第２ブロック以降にロード内容を
有する情報を格納するためのものである。

ローダ回路は、メモリ部の情報にもとずいてブロックご
とにロードを実行するためのものである。

プログラム処理部は、メモリ部およびローダ回路を使用
してプログラムを処理するためのものである。

（実　施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるロード方式上実現する制御装置
の一実施例を示すブロック図である。

第１図において、１は制御装置、２は外部装置である。

制御装置１はローダ回路３と、プログラム処理部４と、
メモリ部５とから成立つ、メモリ部５は開始アドレスレ
ジスタ６と終了アドレスレジスタ７とを備えている。

第２図は、本発明によるプログラムロード方式に用いら
れるブロッキングキャラクタを示す説明図である。

第１図において、制御装置ｌは、電源投入またはローダ
回路３の起動操作により制御を開始する。マイクロプロ
グラム処理部４はローダ回路３を起動し、外部装置２よ
りメモリ部５ヘプログラムデータをロードするように動
作する。

この場合、第２図に示すプログラムデータの第１ブロッ
ク２１には％最初の２キヤラクタａには第２ブロック以
降２２〜２Ｎのプログラムデータ上１〜ｄｎｉ格納する
ロード開始アドレスを与え、次のキャラクタｂには上記
プログラムデータｄ１〜ｄｎのロード終了アドレスを与
える。

ローダ回路３は、外部装置２よυ受けた第１ブロック２
１のロード内容１に読取シ、ロード開始アドレスを開始
アドレスレジスタ６へ格納し、ロード終了アドレスを終
了アドレスレジスタ７へ格納し、第２ブロック以降２２
〜２Ｎのプログラムデータｄ１〜ｄｎｉアドレスレジス
タ６に格納されているロード開始アドレスよシ順次、メ
モリ部５ヘロードする。この際、プログラムデータｄ１
〜ｄｎの単位キャラクタをメモリ部５へ畳込むごとにア
ドレスレジスタ６の内容がひとつづつ加算される。

アドレスレジスタ６の内容とアドレスレジスタ７の内容
とが一致し、さらに外部装置２からのロード内容が終了
したことによシ、正しくロード動作が行われたことが判
断できる。

第３図は、本発明によるプログラムロード方式によるメ
モリの任意の位置へのロードの一例を示す説明−である
。第３図に示すように、ひとつのプログラムＰＩ（第１
７″ロツク２１０）のロードが終了し、別のプログラム
Ｐ２（第２ブロック２２０）ｉロードする場合には、ロ
ード内容のなかで第１ブロック２１０のアドレス情報ｅ
、ｆの格納位置へプログラムＰ２ｉロードすることがで
きる。すなわち、外部よシメモリエリアの任意の位置へ
プログラムＰ２ｉロードすることができる。

（発明の効果） 以上説明したように本発明は、ロード内容の第１ブロッ
クにロード開始アドレス情報とロード終了アドレス情報
とを与え、これらの情報に従つ℃ロード動作を実行する
ことによって、外部よシメモリエリアの任意の位置へプ
ログラムをロードすることができると云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるプログラムロード方式全実現す
る制御装置の一実施例を示すブロック図である。 第２図は１本発明によるプログラムロード方式ＩＣ用い
られるブロックキャラクタを示す説明図である。 第３図は、本発明によるプログラムロード方式によるメ
モリの任意の位置へのロードの一例を示す説明図である
。 １・・・制御装置　　　　２・・・外部装置３・・・ロ
ーダ回路　　　４・・・プログラム処理部５・・・メモ
リ部　　６・・・開始アドレスレジスタ７・・・終了ア
ドレスレジスタ ２１．２２．２Ｎ、２１０，２２０・・・ブロック特許
出願人　　日本電気株式会社 日本電気データ機器株式会社 代理人　弁理士　井　ノ　ロ　　　壽 才 図 才２図 ？ 口＝＝］「■＝７２Ｎ

Claims (1)

【特許請求の範囲】
1. 外部装置からロードされるプログラムの制御下で動作す
   る制御装置のプログラムロード方式であつて、前記制御
   装置はロードされるべき第１ブロックに前記ロードを開
   始する開始アドレス情報および前記ロードを終了する終
   了アドレス情報を有し、第２ブロック以降にロード内容
   を有する情報を格納するためのメモリ部と、前記メモリ
   部の情報にもとずいてブロックごとにロードを実行する
   ためのローダ回路と、前記メモリ部および前記ローダ回
   路を使用して前記プログラムを処理するためのプログラ
   ム処理部とを具備して構成したことを特徴とするプログ
   ラムロード方式。