JPH0423311A - パターン転写方法 - Google Patents

パターン転写方法

Info

Publication number
JPH0423311A
JPH0423311A JP2123453A JP12345390A JPH0423311A JP H0423311 A JPH0423311 A JP H0423311A JP 2123453 A JP2123453 A JP 2123453A JP 12345390 A JP12345390 A JP 12345390A JP H0423311 A JPH0423311 A JP H0423311A
Authority
JP
Japan
Prior art keywords
stage
patterns
light
shielding film
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2123453A
Other languages
English (en)
Inventor
Masashi Asaumi
浅海 政司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2123453A priority Critical patent/JPH0423311A/ja
Publication of JPH0423311A publication Critical patent/JPH0423311A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路のパターン転写方法に関する
従来の技術 昨今、半導体集積回路パターンの微細化に伴い、レティ
クルパターンを半導体基板に縮小転写する際のパターン
転写能力、特に位置合わせ精度の向上が望まれている。
以下、その構成について第2図および第3図を参照しな
がら説明する。
第2図において、11はガラス基板、12a12bはガ
ラス基板11上に形成された同一の遮光膜パターンで、
この場合は2個の同一パターンを示した例である。この
2個の遮光膜パターン12a12bを有するレティクル
を用いて第3図に示すようにパターン転写を行う。
すなわち、レティクル上の拡大された遮光膜パターン1
2a、12bは露光装置により縮小投影され、半導体基
板(図示せず)上に半導体集積回路縮小転写パターン1
3a、13bが得られる。
その後、半導体基板を14の矢印の方向にステージ(図
示せず)により移動する。移動の大きさは、レティクル
に形成された半導体集積回路のチップサイズとチップ個
数の積に等しくとられる。次いで、第2図の同し遮光膜
パターン12a、12bを縮小投影し、縮小転写パター
ン15a、15bを得る。以上の動作を繰り返して半導
体基板の全面を露光する。
このような従来の露光方法においては、ステージの停止
精度が重要な要因である。例えば位置合わせ精度0.2
7μm(3σ)として一般に用いられている装置では、
ステージ停止精度か約26%を占めている。また位置合
わせ光学系をレーザ干渉計で構成し、位置合わせ精度0
.12μmを実現した装置ではステージ停止精度が約4
4%を占める。このように位置検出精度が向上するにつ
れてステージ停止精度が位置合わせ精度に占める割合が
大きくなってくる。したがって、ステージ停止精度の向
上が位置合わせ精度向上に重要となる。
発明が解決しようとする課題 このような従来のパターン転写方法では、半導体基板の
移動の大きさがチップサイズとチップ個数の積に等しく
とられるため、位置検出精度か向上するにつれて、ステ
ージ停止精度の位置合わせ精度に占める割合が大きくな
り、その結果位置合わせ精度があまり向上しないという
課題かあった。
本発明は上記課題を解決するもので、高精度な位置合わ
せを可能とするパターン転写方法を提供することを目的
としている。
課題を解決するための手段 発明は上記目的を達成するために、同一の遮光膜パター
ンをN個有するレティクルを通して半導体基板上へ縮小
転写するパターン転写方法において、第1回の露光後、
半導体基板を縮小された1個の遮光膜パターンのピッチ
に前記同一の遮光膜パターンの数N未満の整数値を乗じ
た距離だけ順次移動させ、移動ごとに両端部遮光膜パタ
ーンを除いて多重露光し、その多重露光の回数の逆数分
の1の露光量を1回の露光量とする構成よりなる。
作用 本発明では、ステージ送りピッチを一括露光の大きさよ
りも小さくすることによって、半導体集積回路パターン
を多重露光し、ステージ停止誤差を相殺することになる
実施例 以下、本発明の一実施例について第1図を参照しながら
説明する。
同図において、1a、lb、2a、2b、3aおよび3
bは半導体基板(図示せず)上に露光された半導体装置
回路の縮小転写パターン、4.5および6はステージ位
置、AおよびBの矢印はステージによる半導体基板の移
動方向と移動距離を示す。ただしこの場合も、第2図に
示したレティクルと同様のレティクルを用いている。
すなわち第2図に示す同一の遮光膜パターン12a、1
2bを従来例の第3図(alと同様に縮小投影し、第1
図(alの縮小転写パターンla、lbを得る。ただし
露光量は従来例の1/2である。
この時のステージ位置を点4で代表させる。次いで、ス
テージをX方向に縮小された1個の遮光膜パターンのピ
ッチ分の距離すなわち矢印Aだけステップ移動し、ステ
ージ位置5において第2図のパターン12a、12bを
縮小投影し、縮小転写パターン2a、2bを露光する。
この動作により、縮小転写パターン1bと2aは多重露
光される。
次に、ステージを点5から点6へ矢印Bたけ移動し、前
回同様に縮小転写パターン3a、3bを露光する。この
動作により縮小転写パターン2aと3aか多重露光され
る。以下同様の動作を繰り返すことにより、半導体基板
全面の縮小転写パターンは2回重ねて露光される。なお
、上記動作説明において、各縮小投影露光は従来法を用
いた場合の露光量の半分に設定されている。
今、ステージ位置4,5および6におけるステージ位置
誤差をそれぞれδ1.δ2.δ3とする。
露光1bと2aを重ねて得られる縮小転写パターン7は
これら2つの露光が重なった部分だけが解像する。露光
1bには位置誤差δ1が、露光2aには位置誤差δ2か
含まれているので、縮小転写パターン7は(δ1+δ2
)/2の位置誤差を持つことになる。一方、位置誤差δ
0.δ2はある誤差分布、例えば3σ−0,06μmに
従う互いに独立した誤差量である。一般に、平均M、標
準偏差σの分布を持つ集合から独立にN個の標本を採り
出し、そのN個の平均値MNを求める、という操作を繰
り返したとき、平均値MNの集合は平均MN=M、標準
偏差σMN−σ/V’2となることが知られている(中
心極限定理)。ステージ移動量を小さくして、複数の露
光を重ねるという操作は正に上記定理を実践したもので
ある。したかつて、得られるパターンは1/f2の誤差
分布に縮まる。こうして従来法に比べて、装置に特別な
機構を付加することもなく、ステージ停止精度を見かけ
上向上させることができる。
なお、本実施例によれば、半導体基板に配列した回路パ
ターンのうち、外周部に一度しか露光されないチップが
現れる。このチップが半導体基板の外に現れるように露
光の繰り返し領域を拡げれば、半導体基板上のパターン
は全て多重露光された状態にすることができる。
なお、上記説明では、第2図に示したようにルティクル
に2チップ分のパターンが描かれているとしたが、さら
に多数チップ分の、遮光膜パターンをN個を有するレテ
ィクルか描かれている場合も同様にして2回以上の多重
露光が可能で、その場合の1回の露光量は多重露光の回
数の逆数分の1となる。またこの場合の半導体基板の移
動量も縮小された1個の遮光膜パターンのピッチに限ら
ず、そのピッチに同一の遮光膜パターンの数N未満の整
数値を乗じた距離だけ順次移動させることも可能である
。このような場合にはさらに高精度な位置精度を実現で
きる。
発明の効果 以上の実施例から明らかなように本発明によれば、同一
の遮光膜パターンをN個有するレティクルを通して半導
体基板上へ縮小転写するパターン転写方法において、第
1回の露光後、前記半導体基板を縮小された1個の前記
遮光膜パターンのピッチに前記同一の遮光膜パターンの
数N未満の整数値を乗じた距離だけ順次移動させ、移動
ごとに両端部遮光膜パターンを除いて多重露光し、その
多重露光の回数の逆数分の1の露光量を1回の露光量と
するパターン転写方法によるので、ステージ停止精度に
起因したパターン位置誤差を低減し、高精度な位置合わ
せの可能なパターン転写方法を提供できる。
【図面の簡単な説明】
第1図(a)、 (b)、 (clは本発明の一実施例
のパターン転写方法を説明するための図、第2図は同一
の遮光膜パターンを2個有するレティクルの平面図、第
3図(a)、 (blは従来のパターン転写方法を説明
するための図である。 la  lb、2a、2b、3a、3b=・・−縮小転
写パターン、A、B・・・・・・半導体基板の移動方向
と移動距離、1.2a、12b・・・・・・遮光膜パタ
ーン。 代理人の氏名 弁理士 粟野重孝 ほか18第 第 図 図 )205./2b Δ裏*+ &ブー。

Claims (1)

    【特許請求の範囲】
  1.  同一の遮光膜パターンをN個有するレティクルを通し
    て半導体基板上へ縮小転写するパターン転写方法におい
    て、第1回の露光後、前記半導体基板を縮小された1個
    の前記遮光膜パターンのピッチに前記同一の遮光膜パタ
    ーンの数N未満の整数値を乗じた距離だけ順次移動させ
    、移動ごとに両端部遮光膜パターンを除いて多重露光し
    、その多重露光の回数の逆数分の1の露光量を1回の露
    光量とするパターン転写方法。
JP2123453A 1990-05-14 1990-05-14 パターン転写方法 Pending JPH0423311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123453A JPH0423311A (ja) 1990-05-14 1990-05-14 パターン転写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123453A JPH0423311A (ja) 1990-05-14 1990-05-14 パターン転写方法

Publications (1)

Publication Number Publication Date
JPH0423311A true JPH0423311A (ja) 1992-01-27

Family

ID=14860991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123453A Pending JPH0423311A (ja) 1990-05-14 1990-05-14 パターン転写方法

Country Status (1)

Country Link
JP (1) JPH0423311A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156424A (ja) * 2004-10-25 2006-06-15 Sharp Corp 露光方法および露光装置
US7158210B2 (en) 2003-01-31 2007-01-02 Canon Kabushiki Kaisha Projection exposure apparatus
US7172853B2 (en) 2000-02-17 2007-02-06 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit devices
JP2008172249A (ja) * 2008-01-15 2008-07-24 Renesas Technology Corp 半導体集積回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172853B2 (en) 2000-02-17 2007-02-06 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit devices
US7158210B2 (en) 2003-01-31 2007-01-02 Canon Kabushiki Kaisha Projection exposure apparatus
JP2006156424A (ja) * 2004-10-25 2006-06-15 Sharp Corp 露光方法および露光装置
JP2008172249A (ja) * 2008-01-15 2008-07-24 Renesas Technology Corp 半導体集積回路装置の製造方法

Similar Documents

Publication Publication Date Title
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
US4169230A (en) Method of exposure by means of corpuscular beam shadow printing
JPH05206014A (ja) リソグラフィーマスク、リソグラフィックマスク設計、並びにアラインメント及びシーケンシャル露出システム
JP2914315B2 (ja) 走査型縮小投影露光装置及びディストーション測定方法
JPH09134870A (ja) パターン形成方法および形成装置
JPH0263285B2 (ja)
JPS5968928A (ja) 半導体装置の製造方法
US5237393A (en) Reticle for a reduced projection exposure apparatus
JPS62122126A (ja) 露光方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPS59923A (ja) 投影型露光装置
JPH01257948A (ja) 半導体集積回路用ホトマスク
JPS61102738A (ja) レジスト膜パタ−ンの形成方法
JP2727784B2 (ja) 縮小投影露光装置用レティクル
JP2946637B2 (ja) 投影露光方法
JPS6152973B2 (ja)
JPH02246313A (ja) 露光装置のマスクアライメント用ターゲットパターンとウィンドゥパターン
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
JPH03180017A (ja) 半導体装置の製造方法
JPS6258139B2 (ja)
JPH03179350A (ja) 縮小投影露光装置およびそれを用いた半導体装置の製造方法
JPS59124127A (ja) 電子線露光パタ−ンの評価方法
JPS62271428A (ja) 投影露光方法及び投影露光装置
JPS6373520A (ja) ウエハ−の露光方法
JP2617613B2 (ja) 縮小投影露光装置用レチクル