JPH0423324A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH0423324A JPH0423324A JP2123814A JP12381490A JPH0423324A JP H0423324 A JPH0423324 A JP H0423324A JP 2123814 A JP2123814 A JP 2123814A JP 12381490 A JP12381490 A JP 12381490A JP H0423324 A JPH0423324 A JP H0423324A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin film
- thickness
- pasted
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
Ｓｏｌ基板の製造方法に係り、特に張り合わせＳＯＩ基
板の製造方法に関し 厚さが小さく且つ均一な厚さの素子基板を有する張り合
わせＳＯ■基板の提供を目的とし。
板の製造方法に関し 厚さが小さく且つ均一な厚さの素子基板を有する張り合
わせＳＯ■基板の提供を目的とし。
均一な厚さを有する第１のＳｉウェハーに第２のＳｉウ
ェハーの鏡面研磨された面を張り合わせた後、第２のＳ
ｉウェハーを研削して第２のＳｉウェハーの薄膜を形成
する工程と、前記薄膜を酸化して、前記薄膜表面に酸化
膜を形成する工程と前記酸化膜に第３のＳｉウェハーを
張り合わせた後、前記第１のＳｉウェハーを剥がして除
去する工程とを有するＳＯＩ基板の製造方法により構成
する。
ェハーの鏡面研磨された面を張り合わせた後、第２のＳ
ｉウェハーを研削して第２のＳｉウェハーの薄膜を形成
する工程と、前記薄膜を酸化して、前記薄膜表面に酸化
膜を形成する工程と前記酸化膜に第３のＳｉウェハーを
張り合わせた後、前記第１のＳｉウェハーを剥がして除
去する工程とを有するＳＯＩ基板の製造方法により構成
する。
また、均一な厚さを有する第１のＳｉウェハーに第２の
Ｓｉウェハーの鏡面研磨された面を張り合わせた後、第
２のＳｉウェハーを研削して第２のＳｉウェハーの１嗅
を形成する工程と、前記薄膜に１表面に酸化膜の形成さ
れた第３のＳｉウェハーの表面を張り合わせた後、前記
第１の３４ウエハーを剥がして除去する工程とを有する
ＳＯＩ基板の製造方法により構成する。
Ｓｉウェハーの鏡面研磨された面を張り合わせた後、第
２のＳｉウェハーを研削して第２のＳｉウェハーの１嗅
を形成する工程と、前記薄膜に１表面に酸化膜の形成さ
れた第３のＳｉウェハーの表面を張り合わせた後、前記
第１の３４ウエハーを剥がして除去する工程とを有する
ＳＯＩ基板の製造方法により構成する。
本発明はＳｏｌ基板の製造方法に係り、特に張り合わせ
Ｓｏｌ基板の製造方法に関する。
Ｓｏｌ基板の製造方法に関する。
Ｓｏｌ基板は素子特性や素子間分離の点でバルク基板よ
りすぐれており、その中でもバルクの結晶性が活かせる
張り合わせＳＯＩ基板が注目されている。さらに、近年
ではＳｉ活性層の膜厚の面内ばらつきが０．５μｍ以下
の均一なＳｉ活性層をもつＳＯ■基板が注目されている
。
りすぐれており、その中でもバルクの結晶性が活かせる
張り合わせＳＯＩ基板が注目されている。さらに、近年
ではＳｉ活性層の膜厚の面内ばらつきが０．５μｍ以下
の均一なＳｉ活性層をもつＳＯ■基板が注目されている
。
〔従来の技術］。
第３図（ａ）乃至（ｃ）は張り合わせＳｏｌ基板を製造
する従来の工程を説明するための断面図である。
する従来の工程を説明するための断面図である。
まず２表面に酸化膜１ａの形成された第１のＳｉウェハ
ー１と３表面に酸化ｔＰｉＪ２ａの形成された第２のＳ
ｉウェハー２の酸化膜同志を向かい合わせる（第３図（
ａ）参照）。
ー１と３表面に酸化ｔＰｉＪ２ａの形成された第２のＳ
ｉウェハー２の酸化膜同志を向かい合わせる（第３図（
ａ）参照）。
第１のＳｉウェハー１と第２のＳｉウェハー２を張り合
わせ、アニールにより両者の接合を完全にする。酸化膜
１ａと酸化膜２ａは酸化膜４を形成する（第３図（ｂ）
参照）。
わせ、アニールにより両者の接合を完全にする。酸化膜
１ａと酸化膜２ａは酸化膜４を形成する（第３図（ｂ）
参照）。
第１のＳｉウェハー１を研削・研磨して薄膜化して薄膜
３を形成する（第３図（ｃ）参照）。
３を形成する（第３図（ｃ）参照）。
このようにして、薄膜３を素子基板（活性層）。
第２のＳｉウェハー２を支持基板とするＳｏｌ基板が得
られる。
られる。
第４図（ａ）乃至（ｃ）は従来の問題点を説明するため
の断面図である。
の断面図である。
まず、第１のＳｉウェハー１と第２のＳｉウェハー２に
は、第４図（ａ）に模式的に示すように厚さのばらつき
がある。
は、第４図（ａ）に模式的に示すように厚さのばらつき
がある。
第１のＳｉウェハー１と第２のＳｉウェハー２を張り合
わせ、第１のＳｉウェハー１を研削して薄膜化すると、
第２のＳｉウェハー２の厚さのばらつきに対応して薄膜
３にも厚さのばらつきを生じる。この時、研削盤のくせ
による厚さのばらつきも加わる。薄膜３の表面には研削
加工によるダメージ層１ｂが存在している（第４図（ｂ
））。
わせ、第１のＳｉウェハー１を研削して薄膜化すると、
第２のＳｉウェハー２の厚さのばらつきに対応して薄膜
３にも厚さのばらつきを生じる。この時、研削盤のくせ
による厚さのばらつきも加わる。薄膜３の表面には研削
加工によるダメージ層１ｂが存在している（第４図（ｂ
））。
次にメカノケミカル研磨によりダメージ層１ｂを除去す
るとともに、研削による面荒れも除去し表面を平滑にす
る。しかし、この時ウェハー面内で除去される量は必ず
しも一様でなく、薄膜３の厚さに、ばらつきがさらに加
わる （第４図（Ｃ））。
るとともに、研削による面荒れも除去し表面を平滑にす
る。しかし、この時ウェハー面内で除去される量は必ず
しも一様でなく、薄膜３の厚さに、ばらつきがさらに加
わる （第４図（Ｃ））。
従って、従来の張り合わせＳＯＩ基板では、支持基板と
なる第２のＳｉウェハー２の厚さのばらつきと、研削に
より生じる厚さのばらつきと、メカノケミカル研磨によ
る厚さのばらつきが加算され、素子基板（活性層）とな
る薄１１！３の厚さのばらつきが大きくなる。
なる第２のＳｉウェハー２の厚さのばらつきと、研削に
より生じる厚さのばらつきと、メカノケミカル研磨によ
る厚さのばらつきが加算され、素子基板（活性層）とな
る薄１１！３の厚さのばらつきが大きくなる。
未発明は、上記の問題に鑑み、厚さばらつきの極めて小
さい、しかも薄い素子基板（活性層）を有する張り合わ
せＳ○１基板を実現する製造方法を提供するものである
。
さい、しかも薄い素子基板（活性層）を有する張り合わ
せＳ○１基板を実現する製造方法を提供するものである
。
第１図（ａ）乃至（ｅ）、第２図（ａ）乃至（ｅ）は、
それぞれ、未発明の実施例Ｉ、実施例Ｈの工程を説明す
るための断面図である。
それぞれ、未発明の実施例Ｉ、実施例Ｈの工程を説明す
るための断面図である。
上記課題は、均一な厚さを有する第１のＳｉウェハー１
に第２のＳｉウェハー２の鏡面研磨された面を張り合わ
せた後、第２のＳｉウェハー２を研削して第２のＳｉウ
ェハーの１摸３を形成する工程と、前記薄膜３を酸化し
て、前記薄膜３表面に酸化膜４を形成する工程と、前記
酸化膜４に第３のＳｉウェハー５を張り合わせた後、前
記第１のＳｉウェハー１を剥がして除去する工程とを有
するＳＯＩ基板の製造方法によって解決される。
に第２のＳｉウェハー２の鏡面研磨された面を張り合わ
せた後、第２のＳｉウェハー２を研削して第２のＳｉウ
ェハーの１摸３を形成する工程と、前記薄膜３を酸化し
て、前記薄膜３表面に酸化膜４を形成する工程と、前記
酸化膜４に第３のＳｉウェハー５を張り合わせた後、前
記第１のＳｉウェハー１を剥がして除去する工程とを有
するＳＯＩ基板の製造方法によって解決される。
また、均一な厚さを有する第１のＳｉウェハー１に第２
の３１ウエハー２の鏡面研磨された面を張り合わせた後
、第２のＳｉウェハー２を研削して第２のＳｉウェハー
の１嘆３を形成する工程と前記薄膜３に１表面に酸化膜
４の形成された第３のＳｉウェハー５の表面を張り合わ
せた後、前記第１のＳｉウェハー１を剥がして除去する
工程とを有するＳＯＩ基板の製造方法によって解決され
る。
の３１ウエハー２の鏡面研磨された面を張り合わせた後
、第２のＳｉウェハー２を研削して第２のＳｉウェハー
の１嘆３を形成する工程と前記薄膜３に１表面に酸化膜
４の形成された第３のＳｉウェハー５の表面を張り合わ
せた後、前記第１のＳｉウェハー１を剥がして除去する
工程とを有するＳＯＩ基板の製造方法によって解決され
る。
本発明では、第１のＳｉウェハー１は均一な厚さをもっ
ているので、将来素子基板となる第２のＳｉウェハー２
が例え均一な厚さを有していないとしても、それを第１
のＳｉウェハー１に張り合わせて研削し薄膜化すると、
薄膜３は第１のＳｉウェハー１を基準として形成される
ので、薄膜３の厚さは均一となる。
ているので、将来素子基板となる第２のＳｉウェハー２
が例え均一な厚さを有していないとしても、それを第１
のＳｉウェハー１に張り合わせて研削し薄膜化すると、
薄膜３は第１のＳｉウェハー１を基準として形成される
ので、薄膜３の厚さは均一となる。
第１のＳｉウェハー１を均一な厚さに加工する研削と第
２のＳｉウェハー２を研削して薄膜化する研削に同一の
研削盤を使用すれば、第１のＳｉウェハー１と第２のＳ
ｉウェハー２は研削盤から同し影響を受けるから、研削
盤のくせに起因する厚さのばらつきが現れない。
２のＳｉウェハー２を研削して薄膜化する研削に同一の
研削盤を使用すれば、第１のＳｉウェハー１と第２のＳ
ｉウェハー２は研削盤から同し影響を受けるから、研削
盤のくせに起因する厚さのばらつきが現れない。
また、薄膜３を第３のＳｉウェハー５の表面に張り合わ
せた後、第１のＳｉウェハー１を剥がして除去すれば、
第２のＳｉウェハー２の張り合わせ面は鏡面研磨された
面であるから、厚さにばらつきを生じるようなメカノケ
ミカル研磨の必要はない。
せた後、第１のＳｉウェハー１を剥がして除去すれば、
第２のＳｉウェハー２の張り合わせ面は鏡面研磨された
面であるから、厚さにばらつきを生じるようなメカノケ
ミカル研磨の必要はない。
〔実施例］
第１図（ａ）乃至（ｅ）は実施例■の工程を説明するた
めの断面図であり、以下、これらの図を参照しながら説
明する。
めの断面図であり、以下、これらの図を参照しながら説
明する。
第１図（ａ）参照
ウェハ面内の厚みばらつきＴ Ｔ Ｖ （ＴｏｔａｌＴ
ｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）が２〜４μｍ
程度の市販の６インチＳｉウェハを高精度平面研削装置
を用いて研削し、ウェハ面内の厚みばらつきＴＴＶが０
．５μｍ以下の第１のＳｉウェハ１を準備する。
ｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）が２〜４μｍ
程度の市販の６インチＳｉウェハを高精度平面研削装置
を用いて研削し、ウェハ面内の厚みばらつきＴＴＶが０
．５μｍ以下の第１のＳｉウェハ１を準備する。
さらに、市販の６インチＳｉウェハの表面を鏡面研磨し
た第２のＳｉウェハ２を準備する。
た第２のＳｉウェハ２を準備する。
第１のＳｉウェハ１に第２のＳｉウェハ２の鏡面を張り
合わす。張り合わせは次の第２のＳｉウェハ２の研削工
程で剥がれることな（、シかも最後に剥がす時剥がれる
強さに調整して張り合わせる。即ち、Ｓｉウェハーの張
り合わせ面の面粗さと張り合わせの温度を調節し、張り
合わせ強度を約２５ ｋｇ／ｃｍ”とした。
合わす。張り合わせは次の第２のＳｉウェハ２の研削工
程で剥がれることな（、シかも最後に剥がす時剥がれる
強さに調整して張り合わせる。即ち、Ｓｉウェハーの張
り合わせ面の面粗さと張り合わせの温度を調節し、張り
合わせ強度を約２５ ｋｇ／ｃｍ”とした。
第１図（ｂ）参照
第１のＳｉウェハ１の準備に使用した高精度平面研削装
置を用いて、第２のＳｉウェハ２を張り合わせ面と反対
側の面から研削し、第２のＳｉウェハ２を厚さ０．７μ
ｍの薄膜３に加工した。第１のＳｉウェハ１と薄膜３を
合わせたＴＴＶは。
置を用いて、第２のＳｉウェハ２を張り合わせ面と反対
側の面から研削し、第２のＳｉウェハ２を厚さ０．７μ
ｍの薄膜３に加工した。第１のＳｉウェハ１と薄膜３を
合わせたＴＴＶは。
０．３μｍであり、薄膜３のＴＴＶは０．１μｍであっ
た。
た。
第１図（ｃ）参照
薄膜３を低温で酸化して２表面に厚さ０．１ μｍの酸
化膜４を形成した。
化膜４を形成した。
第１図（ｄ）参照
市販の６インチＳｉウェハを第３のＳｉウェハー５とし
、それと酸化膜４を張り合わせる。張り合わせ時に温度
を１０００°Ｃとし、また、静電圧力を加え、張り合わ
せ強度が約５００ ｋｇ／ｃｍ２となるようにした。
、それと酸化膜４を張り合わせる。張り合わせ時に温度
を１０００°Ｃとし、また、静電圧力を加え、張り合わ
せ強度が約５００ ｋｇ／ｃｍ２となるようにした。
第１図（ｅ）参照
第１のＳｉウェハ１を第２のＳｉウェハ２（薄膜３）の
張り合わせ面からカッターナイフを用いて剥がした。露
出した薄膜３の鏡面を０．１ μｍ研磨した。薄膜３の
厚みは０．５±０．０５μｍであった。
張り合わせ面からカッターナイフを用いて剥がした。露
出した薄膜３の鏡面を０．１ μｍ研磨した。薄膜３の
厚みは０．５±０．０５μｍであった。
この後、酸化膜４と第３のＳｉウェハー５との張り合わ
せを完全にするため、窒素中１１００°Ｃ５３０分のア
ニールを行った。
せを完全にするため、窒素中１１００°Ｃ５３０分のア
ニールを行った。
かくして、第３のＳｉウェハー５を支持基板とし、薄膜
３を素子基板（活性層）とするＳｏｌ基板を得た。
３を素子基板（活性層）とするＳｏｌ基板を得た。
次に、実施例Ｈについて説明する。
第２図（ａ）乃至（ｅ）は実施例■の工程を説明するた
めの断面図である。
めの断面図である。
第２図（ａ）の工程は第１図（ａ）と同じである。
第２図（ｂ）参照
実施例■と同様に、第１のＳｉウェハ１の準備に使用し
た高精度平面研削装置を用いて、第２のＳｉウェハ２を
張り合わせ面と反対側の面から研削し、第２のＳｉウェ
ハ２を厚さ０．５ μｍの薄膜３に加工した。
た高精度平面研削装置を用いて、第２のＳｉウェハ２を
張り合わせ面と反対側の面から研削し、第２のＳｉウェ
ハ２を厚さ０．５ μｍの薄膜３に加工した。
第２図（ｃ）参脇
市販の６インチＳｉウェハを第３のＳｉウェハー５とし
、その表面に厚さ０．１ μｍの酸化膜４を形成した。
、その表面に厚さ０．１ μｍの酸化膜４を形成した。
第２図（ｄ）参照
その酸化膜４と薄膜３を張り合わせる。張り合わせ強度
は張り合わせ温度と印加する静電圧力を調整し、約５０
０ ｋｇ／ｃｍ”となるようにした。
は張り合わせ温度と印加する静電圧力を調整し、約５０
０ ｋｇ／ｃｍ”となるようにした。
第２図（ｅ）参照
これ以降の工程は、実施例Ｉと同様であり、第３のＳｉ
ウェハー５を支持基板とし、厚さ０．５±０．０５μｍ
の薄膜３を素子基板（活性層）とするＳｏｌ基板を得た
。
ウェハー５を支持基板とし、厚さ０．５±０．０５μｍ
の薄膜３を素子基板（活性層）とするＳｏｌ基板を得た
。
なお、薄膜３表面に酸化膜を形成し、第３のＳｉウェハ
ー５表面にも酸化膜を形成し、それらの酸化膜同志を張
り合わせ、その後第１のＳｉウェハ１を剥がすようにし
てもよい。
ー５表面にも酸化膜を形成し、それらの酸化膜同志を張
り合わせ、その後第１のＳｉウェハ１を剥がすようにし
てもよい。
〔発明の効果］
以上説明したように１本発明によれば、厚さが１μｍ以
下で厚さの均一性のよい薄膜を素子基板（活性層）とす
る張り合わせＳｏｌ基板を提供することができる。
下で厚さの均一性のよい薄膜を素子基板（活性層）とす
る張り合わせＳｏｌ基板を提供することができる。
本発明は、張り合わせＳＯＩ基板を用いたデバイスの性
能向上と歩留り向上に寄与するところが大きい。
能向上と歩留り向上に寄与するところが大きい。
第１図（ａ）乃至（ｅ）は実施例Ｉの工程を説明するた
めの断面図。 第２図（ａ）乃至（ｅ）は実施例■の工程を説明するた
めの断面図。 第３図（ａ）乃至（ｃ）は従来の工程を説明するための
断面図。 第４図（ａ）乃至（ｃ）は従来の問題点を説明するため
の断面図 である。 図において。 １は第１のＳｉウェハー １ａは酸化ＩＩり １ｂはダメージ層。 ２は第２のＳｉウェハー ２ａは酸化膜。 ３は薄膜。 ４は酸化膜。 ５は第３のＳｉウェハー （σ） １杷例１の工程を説８４￥う△約の吋面凹第 図 （ｅ） 実絶倚°］ ＩＩの１／ＦＬ ’ｔ−Ｓ先回するための
断面図第 ２ 図 （Ｉ）ン （Ｃ） 抜法のＬ札乞説朗オろための断面図 第 図
めの断面図。 第２図（ａ）乃至（ｅ）は実施例■の工程を説明するた
めの断面図。 第３図（ａ）乃至（ｃ）は従来の工程を説明するための
断面図。 第４図（ａ）乃至（ｃ）は従来の問題点を説明するため
の断面図 である。 図において。 １は第１のＳｉウェハー １ａは酸化ＩＩり １ｂはダメージ層。 ２は第２のＳｉウェハー ２ａは酸化膜。 ３は薄膜。 ４は酸化膜。 ５は第３のＳｉウェハー （σ） １杷例１の工程を説８４￥う△約の吋面凹第 図 （ｅ） 実絶倚°］ ＩＩの１／ＦＬ ’ｔ−Ｓ先回するための
断面図第 ２ 図 （Ｉ）ン （Ｃ） 抜法のＬ札乞説朗オろための断面図 第 図
Claims (1)
- 【特許請求の範囲】 〔１〕均一な厚さを有する第１のＳｉウェハー（１）に
第２のＳｉウェハー（２）の鏡面研磨された面を張り合
わせた後、第２のＳｉウェハー（２）を研削して第２の
Ｓｉウェハーの薄膜（３）を形成する工程と、 前記薄膜（３）を酸化して、前記薄膜（３）表面に酸化
膜（４）を形成する工程と、 前記酸化膜（４）に第３のＳｉウェハー（５）を張り合
わせた後、前記第１のＳｉウェハー（１）を剥がして除
去する工程とを有することを特徴とするＳＯＩ基板の製
造方法。 〔２〕均一な厚さを有する第１のＳｉウェハー（１）に
第２のＳｉウェハー（２）の鏡面研磨された面を張り合
わせた後、第２のＳｉウェハー（２）を研削して第２の
Ｓｉウェハーの薄膜（３）を形成する工程と、 前記薄膜（３）に、表面に酸化膜（４）の形成された第
３のＳｉウェハー（５）の表面を張り合わせた後、前記
第１のＳｉウェハー（１）を剥がして除去する工程とを
有することを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123814A JPH0423324A (ja) | 1990-05-14 | 1990-05-14 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123814A JPH0423324A (ja) | 1990-05-14 | 1990-05-14 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423324A true JPH0423324A (ja) | 1992-01-27 |
Family
ID=14870001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2123814A Pending JPH0423324A (ja) | 1990-05-14 | 1990-05-14 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865090B2 (en) | 1999-12-20 | 2005-03-08 | Murata Manufacturing Co., Ltd. | Outer coating substrate for electronic component and piezoelectric resonant component |
-
1990
- 1990-05-14 JP JP2123814A patent/JPH0423324A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865090B2 (en) | 1999-12-20 | 2005-03-08 | Murata Manufacturing Co., Ltd. | Outer coating substrate for electronic component and piezoelectric resonant component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344524A (en) | SOI substrate fabrication | |
| US5897743A (en) | Jig for peeling a bonded wafer | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5340435A (en) | Bonded wafer and method of manufacturing it | |
| CN101331585B (zh) | 贴合基板的制造方法 | |
| JP2000030996A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JPH0344067A (ja) | 半導体基板の積層方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| US6391744B1 (en) | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR20070055382A (ko) | 접합웨이퍼의 제조방법 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0464249A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01215041A (ja) | 半導体基板 | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPH0448618A (ja) | 半導体装置の製造方法 | |
| JP2981673B2 (ja) | 半導体基板の製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 |