JPH04234086A - 情報表示のためのデータ入出力装置及び該データ入出力装置を使用する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報を画面上に表示す
るためのデータ入出力装置に係る。

【０００２】

【従来の技術】この装置は、一方では複数のバスライン
によってマイクロプロセッサのプログラムに割り当てら
れた記憶手段と協働しており、他方ではスクリーンに割
り当てられた記憶手段及び文字発生器に割り当てられた
記憶手段を介してビデオ部と協働するマイクロプロセッ
サの周辺に展開されている。本発明は、また、この装置
の記憶手段の内部におけるメモリ周期の分配及び流れの
調整を実行するための順序付け方法にも係る。

【０００３】一般に、端末とも呼ばれている画面上に情
報を表示するためのデータ入出力装置は、伝統的に、プ
ログラム、スクリーン、及び１つの又は複数の文字発生
器に割り当てられる特定のメモリを含んでいる。各特定
メモリは特定のバスによってバスシステムに接続されて
いる。

【０００４】

【発明が解決しようとする課題】しかし、端末のこのよ
うな構造の選択は不利な点がある。実際、端末の価格の
なかでメモリの原価は大きな部分を占めており、特に、
ローエンド文字モード端末のときは大きな部分を占める
。尚、その上に小型化の要求に対して答える必要があり
、また、この公知の話は端末の容積の縮小を指向するこ
とを客観的に許さない。更に、複数のバスの使用を要求
する複数のメモリを含む構造は、様々な機能のサイズ決
定及び分配におけるフレキシビリティを多くは提供しえ
ない。

【０００５】

【課題を解決するための手段】本発明はこれらの色々な
欠点を克服することを目的としており、かなりの程度減
じられた原価を有しており、使用における大きなフレキ
シビリティと高性能とを提供する上記した一般的な型式
の装置を提供するものである。このことを達成するため
、本明細書の前文に参照された装置は特定のアプリケー
ション回路内にモノリシック的に集積されていることは
注目される。様々な記憶手段がシングルメモリによって
主に構成され、このメモリ内はプログラム、スクリーン
、及び文字発生器にそれぞれ関する特定の領域が要求さ
れるアクセスがなされる情報を蓄えるために割り当てら
れている。様々な特定領域へのアクセスはシングルメモ
リのバスラインによって許可され、マイクロプログラミ
ングされた順序付け手段によって実施される順序付け方
法にしたがって管理される。

【０００６】こうして、本発明の思想は、シングルメモ
リバスを有する構造を選択することによって、一様なメ
モリの構想へのアプローチを可能にし、これによってス
クリーン管理、文字フォント及びプログラム機能のサイ
ズ決定及び分配におけるフレキシビリティを提供する。 実際、端末の機能性が拡張され、そして例えば回路のメ
モリバスをそのままにしておき、このオプションは文字
セットを拡げるために、端末によって記憶されるスクリ
ーン数を増すために、等々のためにメモリの容量を増大
することにある。

【０００７】さらに、同一回路上への集積化によってロ
ーエンド端末を実現することによってかなりの程度原価
を下げることができる。

【０００８】最後にこの型の装置は、リードオンリメモ
リ文字発生器のようなメモリブロックの容量及び形式（
リードオンリメモリ、リード／ライトメモリ）、文字発
生器の全部又は一部をロードする能力、画像中でのウィ
ンドウ表示（スクリーンのリード／ライトメモリ領域容
量の関数である）、スキャタチャート（ｓｃａｔｔｅｒ
　ｃｈａｒｔ　）の拡張、等に依存している機能性を有
するあらゆる種類の端末に使用することができる。

【０００９】本発明による装置は記憶手段が、シングル
メモリと関連しており、マイクロプロセッサとシングル
メモリバスラインとの間に挿入された小さなサイズのキ
ャッシュメモリを含んでいることは留意するべきである
。この場合優勢なパラメータはラインのサイズである。 これによって成功率が改善され、もし、キャッシュメモ
リのラインが特定メモリ領域へのシングルアクセスでロ
ードされるならば、特定メモリ領域内でのマイクロプロ
セッサによるロードの大幅な減少を得ることができる。

【００１０】本発明による装置は、記憶手段がビデオ部
とシングルメモリバスラインとの間に挿入された先入れ
先出し形レジスタをさらに含んでいることに留意すべき
である。ＦＩＦＯとも呼ばれる先入れ先出し形レジスタ
の導入はビデオラインの全時間にわたってアクセスを広
げることを可能にする。ＦＩＦＯのサイズ、つまり含み
得るワード数は、文字発生器へのアクセスがシングルメ
モリのパスバンドの全体を使用するようにして充分に大
きく選択されなければならない。文字発生器に割り当て
られる特定メモリ領域はビデオとマイクロプロセッサと
に分かれている。従って、この場合、ＦＩＦＯの使用は
シングルメモリの周期時間を短縮することだけではなく
、シングルメモリのパスバンドをより良く利用すること
も目的とする。

【００１１】本装置の注目すべき特徴によれば、先入れ
先出し形のレジスタはさらにその状態に関して３種の表
示を備えている。つまり、レジスタが充填、レジスタが
空又はほぼ空、レジスタ内のワード数がＷより低いとい
う表示である。但し、Ｗはビデオ部のライン走査の有効
部分期間にマイクロプロセッサのあらゆる要求を処理す
ることが可能となるようにレジスタ内に蓄積されるべき
ワード数である。従って、ＦＩＦＯが空でない限り、周
期がマイクロプロセッサに即座に割り当てられることは
ない。ＦＩＦＯが空の状態は、マイクロプロセッサ周期
内でシングルメモリの周期時間に等しいディレイを導入
するラインの始めであるか、若しくはもしマイクロプロ
セッサがｎ回のアクセスを有しており、（ｎ＋１）番目
のアクセスを要求する際にしか起こることはなく、従っ
て、この周期はラインの終端まで延期される。

【００１２】本発明による装置は、記憶手段がビデオ部
とシングルメモリバスラインとの間に挿入された少なく
とも２つのラインバッファレジスタをさらに含んでいる
ことが注目される。実際、もし文字セルがＬ個のバスラ
インをもっていればワード（属性＋文字）はＬ回読み出
される。文字列を記憶するためラインバッファレジスタ
を用いることによって、１つの列（Ｌテレビジョンライ
ン）の表示の全持続期間を通してこの種のレジスタのロ
ードを広げるために、これらのレジスタのうちの２つを
使用して１つをビデオ用に、もう１つをローディング用
とすれば充分である。本発明による装置の主たる特徴に
よれば、メモリ周期の分配と記憶手段内部での流れの調
整とは順序付け方法の実施によってより有利に得ること
ができる。この順序付け方法は、メモリ周期の分配がビ
デオ部のライン走査周波数と同期して実現され、様々な
タスクの実行のための優先順位を決定するため一連のテ
ストに引き続いて決定されることが注目される。これら
のタスクとは主として、ラインバッファレジスタをロー
ドするためスクリーンに割り当てられたメモリの特定領
域でのサンプリングであり、文字発生器に割り当てられ
たメモリ特定領域のワードの先入れ先出しレジスタへの
提示であり、若しくはマイクロプロセッサよるプログラ
ム特定領域へ、バッファレジスタによるスクリーン特定
領域へ、又は先入れ先出しレジスタから文字発生器に割
り当てられた特定領域へのそれぞれのアクセスの要求の
ことである。

【００１３】この方法によれば、一方ではマイクロプロ
セッサによる要求及びそれに割り当てられるアクセスの
割当数と、文字発生器及びラインバッファレジスタによ
る要求とを考慮し、他方では先入れ先出し形レジスタの
充填に関する３つの指示及び最終的にマイクロプロセッ
サへのアクセスと関連する計数器の状態を考慮した一連
のテストにしたがって、メモリ周期の割当が決定され、
もし、先入れ先出しレジスタが空又はほぼ空であれば、
このレジスタのローディングが優先順位を有しており、
もし、先入れ先出しレジスタが空又はほぼ空でないなら
ば、マイクロプロセッサに割り当てられたアクセスの割
当数が使い尽くされていないかぎり、マイクロプロセッ
サによるアクセスは優先順位を有しており、この際、も
しラインバッファレジスタが満たされていないというこ
とがない限り割当数において周期がさらに責任を負うこ
とはないことは知っている。

【００１４】もし、先入れ先出しレジスタ内の待ち行列
にあるのワード数が、Ｗより大きいか、又はマイクロプ
ロセッサに割り当てられた割当数が使い尽くされ、かつ
先入れ先出しレジスタが空であるか又はほぼ空であれば
、先入れ先出しレジスタの充填に対してラインバッファ
レジスタの充填は優先順位を有するように、テストの結
果が利用される。

【００１５】こうして、本発明による装置において、こ
の方法によりシステムをスローダウンさせずに、複数の
メモリ又はメモリ領域を管理することを可能にし、従っ
て、マイクロプロセッサ及びビデオの能力をフルタイム
で使用することができる。

【００１６】

【実施例】次に添付図面を参照して例としてデータを挙
げて本発明がいかにして実施され得るかを説明する。

【００１７】図１には公知の先行技術の総合的かつ実際
的構想を与えることを可能にするスクリーン上への表示
のためのデータ入出力装置の概略図を示す。複数のバス
ラインＳＢ（システムバス）及びＢ１〜Ｂ６によってマ
イクロプロセッサのプログラムに割り当てられた記憶手
段ＳＭ（例えばランダムアクセスメモリシステム）と協
働しており、スクリーンに割り当てられた記憶手段ＤＭ
（例えばリード／ライトスクリーンメモリ）及び文字発
生器に割り当てられた記憶手段ＣＧ（例えばリードオン
リメモリ）を介してビデオ部Ｖと協働するマイクロプロ
セッサＭＰの周囲に、この先行技術装置が設けられてい
る。

【００１８】図２には、特定のアプリケーション回路内
にモノリシック的に集積された本発明による装置の概略
図を示す。様々な記憶手段ＭＭは主としてシングルメモ
リＭから成り、要求されたアクセスがなされる情報を記
憶するためメモリ内ではプログラム、スクリーン及び文
字発生器にそれぞれ特定の領域が割り当てられる。様々
な特定領域へのアクセスはシングルメモリバスラインＭ
Ｂによって許可され、図３に説明する順序付け方法に従
って管理され、この順序付け方法はＭＰで示されるマイ
クロプロセッサの環境内に単純化のために含まれている
マイクロプログラミングされた順序付け手段によって実
行される。

【００１９】本装置の特徴の一つによれば、記憶手段は
、より有利にはマイクロプロセッサＭＰとシングルメモ
リバスラインＭＢとの間に挿入された小さなサイズのキ
ャッシュメモリＣＭを含んでいる。これによって、マイ
クロプロセッサＭＰによってメモリＭに課せられるロー
ドのかなりの節減が得られ、キャッシュメモリＣＭのラ
インがメモリへの１回のアクセスのみでロードされるこ
と、言い換えると、例えば８ビットのマイクロプロセッ
サに対して１６ビットメモリを有する場合が条件になる
。キャッシュメモリＣＭとマイクロプロセッサＭＰとの
間の接続はバスラインＢ’１を介して得られる。

【００２０】他の解決策としては、１６ビットマイクロ
プロセッサを使用することも考えられる。

【００２１】更に、本装置の特徴によれば、記憶手段は
ビデオ部Ｖ（バスラインＢ’２）とメモリバスラインＭ
Ｂとの間に挿入された先入れ先出し形のレジスタＦＲを
含んでいる。レジスタＦＲはさらにその状態に関する次
の３種の指示を提供する。

【００２２】レジスタがいっぱいである、レジスタが空
又はほぼ空である、レジスタ内のワード数がＷより少な
い（Ｗは、ビデオ部のライン走査の有効部分の期間にお
けるマイクロプロセッサのすべての要求を処理可能にす
るためにレジスタ内に蓄積されなければならないワード
数である）。

【００２３】例えば、ラインリターンに対応するアイド
ルタイムを伴う１３２回のアクセスの分配を考慮すると
、レジスタＦＲの導入によってこれらのアクセスをビデ
オラインの全時間にわたって広げることができ、これは
例えば３２μｓである。この例ではアクセスの平均時間
ｔｍはそれゆえ２４２ｎｓである。

【００２４】１列について１３２文字のフォーマットを
仮定すれば、文字マトリックスは９ドットの幅をもつ。 １ドットの時間を１９ｎｓとすれば、１７１ｎｓごとに
文字発生器に割り当てられた領域へアクセスを生じるこ
とができる。こうしてレジスタＦＲのサイズはアクセス
分配例（１３２アクセス）を守ることによって次のよう
に決定できる。

【００２５】 　　　　ＦＲのサイズ＝［（ｔｍ−１７１）／ｔｍ］・
１３２＜４０　　ワード少なくとも４０ワードのレジス
タＦＲを選択することによって、メモリの周期時間は２
４０ｎｓであってもよい。文字発生器の領域に割り当て
られたアクセスはこうしてメモリのパスバンドの全体を
使用する。文字発生器に割り当てられたメモリ領域がビ
デオとマイクロプロセッサとの間に分けられることを知
って、レジスタＦＲを用いる主な利点はメモリの周期時
間を縮小することではなく、むしろそのパスバンドをよ
り良く利用することであると思われる。レジスタＦＲが
ない場合は、マイクロプロセッサはラインリターンを待
たなければならないだろう。何故なら、ビデオの有効部
分の期間文字発生は１００％メモリを独占しているから
であり、従って使用可能なメモリ周期の全体を使うこと
ができなくなる。

【００２６】ＦＩＦＯ型レジスタＦＲが使用される際、
そのサイズは予想が可能な周期数ｎ（ｎはラインリター
ンの時間とメモリの周期時間との比に等しい）によって
、かつビデオの有効部分の期間マイクロプロセッサが占
有することができる周期数ｎ’（ｎ’はビデオの有効部
分の期間とマイクロプロセッサのアクセス時間との間の
比に等しい）によって制限される。レジスタＦＲのサイ
ズはｎ’＞４０に等しく選択されるのが望ましい。

【００２７】マイクロプロセッサは３２μｓごとにｎ回
のアクセスを有する。レジスタＦＲが空ではないことを
唯一の条件として、１周期がマイクロプロセッサに直ち
に割り当てられる。ＦＩＦＯが空の状態はラインの始め
だけに現れ、マイクロプロセッサの周期内に１７１ｎｓ
のディレイ時間を導入し、又はマイクロプロセッサが（
ｎ＋１）番目のアクセスを試みる際のみ、この周期はラ
インの終端まで延期される。

【００２８】別の解決策としては、マイクロプロセッサ
の要求を満たすことができるより高速のメモリを用いる
ことが考えられよう。しかしこのメモリはより高価にな
るであろう。

【００２９】最後に本発明装置の特徴によれば、記憶手
段はさらにビデオゲートＶ（バスラインＢ’３）とシン
グルメモリバスラインＭＢとの間に挿入された少なくと
も２つのラインバッファレジスタＲＢを含んでいる。

【００３０】既に示した通り、もし文字セルがＬ個のラ
インを有するならば、ワード（属性＋文字）はＬ回読ま
れる。１つの列（Ｌテレビジョンライン）の表示の全体
にわたってラインバッファレジスタのロードを広げるた
めには、２つのラインバッファレジスタを一方はビデオ
用、他方はローディング用に用いれば足りる。

【００３１】しかし、画像の少なくとも一部の通過の期
間、少なくとも２列は完全には表示されず、そのためレ
ジスタＲＢのローディングに割り当てられる時間が減ら
される。

【００３２】極端な場合には、セルが結合されており、
１列が１つのテレビジョンライン中しか表示されない。 従って、レジスタＲＢを再びローディングするため３２
μｓしか残されていない。もしメモリが１３２ワードを
供給できなければ、ノイズがスクリーン上に現れる。第
３のラインバッファレジスタがこの問題の解決を可能に
する。Ｘ個の文字列の通過が（Ｘ＋１）列を消費し、第
３のレジスタは１つの列の保存を可能にし、この列は過
ぎ去った最初の文字列上で使用される。

【００３３】数個の文字列が流れるように過ぎ去った後
に、もし一方では各文字列が１つのセルのサイズ（Ｌラ
イン）を有しており、他方では全文字列が過ぎ去るなら
ば状態は依然として深刻である。この場合は起こり得る
可能性は低いが、各文字列の表示において結果として２
つのラインバッファレジスタの内容を使いきる。この問
題の解決策としては４つのラインバッファレジスタを有
するシステムを提供し、そのうち２つが１つの文字列が
表示されている間ローディングすることである。

【００３４】画面上にウィンドウ表示が要望される際、
メモリへのアクセス数の観点から、もしスクリーンに割
り当てられたメモリ領域内からウィンドウによって隠さ
れたバックグランドの文字をサンプリングするのを避け
るならば、文字列の場合にだけ大きな制約がある。しか
し、ワード（文字＋属性）のサンプリングを避けるため
にフィールドの属性を伝搬させる必要はない。

【００３５】しかし、この種の分割の管理はさらに複雑
で、解決策としては、ラインバッファレジスタの数を２
倍にし、こうして２つを１組にしてスクリーンのバック
グランドのために用い、他の２つをウィンドウ用とすれ
ば有利である。

【００３６】更に、４つのラインバッファレジスタを有
するシステムはスクリーンに割り当てられるメモリ領域
を読み出すことによって生じたスループットをかなり減
らすことを可能にし、表示モードを許可する。

【００３７】こうして、メモリをマイクロプロセッサ、
文字発生器の読出し、及びスクリーンに割り当てられた
領域の読出しに分けることは、メモリのパスバンドの最
適利用を仮定している。しかし、アクセスつまりメモリ
周期の良好な分配及び流れの調節が必要であり、より有
利にはこれらは順序付け方法によって実施される。この
方法はメモリ周期の割り当てがビデオ部のライン走査周
波数と同期して実行され、様々なタスクの実行のための
優先順位を決定するため一連のテストに引き続いて決定
されるのは注目すべきである。そして、特にこれらのタ
スクとは主として、ラインバッファレジスタにロードす
るためスクリーンに割り当てられたメモリの特定領域に
おけるサンプリング、文字発生器に割り当てられたメモ
リ特定領域からの先入れ先出しレジスタへのワードの導
入、又はマイクロプロセッサによるプログラム特定領域
へのアクセス要求、ラインバッファレジスタからスクリ
ーン特定領域へのアクセス要求、または先入れ先出しレ
ジスタによる文字発生器に割り当てられた特定領域への
アクセス要求のことである。

【００３８】この方法によれば、一方ではマイクロプロ
セッサの要求及びこのマイクロプロセッサに割り当てら
れたアクセスの割当数と、文字発生器及びラインバッフ
ァレジスタによる要求を考慮し、他方では先入れ先出し
形レジスタの充填に関する３つの指示及び最後にマイク
ロプロセッサによるアクセスと関連する計数器の状態を
考慮した一連のテストの結果から、メモリ周期の割り当
てが決定される。あまり費用がかからないように望まれ
る本発明による装置のための場合のように、メモリが超
過した大きさを与えられていない際、以下の原理規則が
流れの調節のため必要である。　　　　ラインバッファ
レジスタによるアクセスはライン全体に広がることがで
き、分配は重要ではない、文字発生器によるアクセスは
広がることができ、しかしＦＩＦＯレジスタは決して空
になってはいけない、マイクロプロセッサによるアクセ
スは待ち行列数を最小化するため出来る限り早く使用さ
れなければならない。オーバーロードの場合はマイクロ
プロセッサは待機が可能な唯一の装置である。マイクロ
プロセッサの要求の分配は監督されない。

【００３９】一般に、ＦＩＦＯレジスタは決して空にな
ってはならず、２ワードのリザーブが不可欠である。Ｆ
ＩＦＯが空又はほぼ空であるとの表示はこのレジスタの
充填に優先順位を与えなけらばならない警報信号である
。

【００４０】同様に、マイクロプロセッサを出来るだけ
煩わせずにラインバッファレジスタのローディングを保
証することが重要である。同様にかつ理想的には、ライ
ンバッファレジスタの充填を行うルズムはＦＩＦＯレジ
スタの状態と、特にこのレジスタ内で待ち行列中のワー
ド数及びワードからなる使用度に左右される。

【００４１】メモリのパスバンドが不充分である限られ
た場合にラインバッファレジスタのローディングを保証
するために、マイクロプロセッサに割り当てられるアク
セス数を減らさなければならない。こうして、マイクロ
プロセッサに割り当てられたアクセスの割当数はライン
バッファレジスタの充填の関数として決定され、充填自
体はＦＩＦＯレジスタの状態に左右される。割当数は一
定時間単位で定められ、本実施例では３２μｓである。

【００４２】より有利には、２つの方法がマイクロプロ
セッサの割当数の決定の問題に解決を与える。

【００４３】第１の方法において、この割当数は一度決
まると先入れ先出しレジスタが一杯になるまでは有効で
あり、若しくはラインバッファレジスタのローディング
を保証するため下位割当数が要求される。各ラインリタ
ーンで、先入れ先出しレジスタの充填の関数として決定
される割当数は、もしレジスタが一杯であるか、又はこ
の割当数が決定されたマイクロプロセッサの割当数より
少なければ、有効割当数となる。

【００４４】この方法が使用される際、レジスタのロー
ディングは準線形であるが、マイクロプロセッサのアイ
ドルタイムによるできる限りの加速は考慮されない。

【００４５】第２の方法によれば、各ラインリターンで
マイクロプロセッサの割当数が次のタイムスロットに対
して決定され、このタイムスロットはラインの総走査時
間に対応し、そこで先入れ先出しレジスタのローディン
グは　　ｙ＝ｋ（１−ａ−ｘ）の形の曲線に従って実行
される。この時、第１の近似のｋはラインバッファレジ
スタとして使われる循環メモリのサイズを表しており、
ａは文字のカラム数及び数ｋの関数であり、ｘは文字セ
ルの高さと結合した変数であり、従って結果ｙは各ライ
ン走査終了時に於けるラインバッファレジスタ内の文字
数を表す。

【００４６】実際、次のようにシステムを分解すること
によって、Ｈが文字セルの高さであることを知ってｋ及
びａを第１の近似で決定することができる。

【００４７】ｋ（１−ａ−２Ｈ　）＝ｙ１ｋ（１−ａ−
１　　）＝ｙ２ 但し、ｙ１　はラインバッファレジスタとして用いられ
る循環メモリのサイズを表し、ｙ２　は文字列のサイズ
に対応する。

【００４８】この第２の方法は、マイクロプロセッサに
優先順位を与えることを可能にし、もし割当数が全部使
用されないならば、逆に最初のタイムスロットの期間割
当数はさらに減少される。また、この解決策はもしマイ
クロプロセッサのコードがシングルメモリバス以外のバ
スによって接続されたメモリ内に記憶されるならば有利
であることも注目するべきである。この場合マイクロプ
ロセッサはその割当数の全部をたまにしか使用しない。

【００４９】実際、ラインバッファレジスタＲＢとして
５１２ワードの循環メモリを使うことができる。このメ
モリの有効部分は６４ワードずつ８つの領域に分かれて
いる。マイクロプロセッサの割当数を得るためには、補
助８ワードメモリのアドレスとしてＦＩＦＯ方式のレジ
スタ内で待ち行列中のワード数の最も有効な３つのビッ
トを使えば充分である。各ワードの内容はあらかじめ定
められた割当数である。

【００５０】図３は、本発明による装置、さらに特に特
定のアプリケーション回路内に集積されたマイクロプロ
グラミングされた順序付け手段によって実行される順序
付け方法を表しているフローチャートの一例を示してい
る。これらの順序付け手段は一度理解されれば、当業者
には容易に推定されよう。これらの手段はマイクロプロ
セッサＭＰの環境内に含まれ、典型的にはメモリ及びレ
ジスタから成る。その原理は次の通りである。タスクの
実行はメモリアクセスに先立つ処理とメモリアクセスの
実行とを要求する。各アクセス後タスクは保留される。

【００５１】先に観察されたように、順序付け手段によ
って実行されるべき３つのタスクは次の通りである。

【００５２】ラインバッファレジスタのローディングの
ために画面に割り当てられたメモリ特定領域からのワー
ドのサンプリング、文字発生器に割り当てられたメモリ
の特定領域から先入れ先出しレジスタへのワードの提示
、マイクロプロセッサによるプログラム特定領域へのア
クセス要求、ラインバッファレジスタによるスクリーン
特定領域へのアクセス要求又は先入れ先出しレジスタに
よる文字発生器に割り当てられた特定領域へのアクセス
要求の処理。

【００５３】上述したタスクの一つへのメモリ周期の割
り当ては流れ調整原理につまり様々なレジスタの充填に
基いている。ＦＩＦＯレジスタへのアクセスはこのレジ
スタのための使用可能データの３つの指示の関数として
優先的に処理される。ワード数Ｗに関する第３の指示は
以下を知って次のように計算される。

【００５４】Ｔｖ１はビデオラインのトータル時間であ
る、 Ｔｅｖはビデオラインの有効部分の時間である、Ｔｃｈ
はビデオライン内の文字表示時間である、Ｔｍｅｍはメ
モリ周期の時間である、 Ｔｃｐｕはマイクロプロセッサの周期時間である。

【００５５】 　　　　Ｗ＝Ｔｅｖ／Ｔｃｐｕ−（Ｔｅｖ／Ｔｍｅｍ−
Ｔｅｖ／Ｔｃｈ）　　　　　　＝Ｔｅｖ・（１／Ｔｃｐ
ｕ＋１／Ｔｃｈ−１／Ｔｍｅｍ）但し、ラインリターン
中にこれらのワードを変更することが、言い換えると 　　　　Ｗ＜（Ｔｖ１−Ｔｅｖ）・（１／Ｔｍｅｍ−１
／Ｔｃｐｕ）であることが条件である。

【００５６】メモリ周期の割り当て処理を説明する図３
によれば、割り当ての決定は以下を基礎とする。

【００５７】マイクロプロセッサ、ＦＩＦＯレジスタ及
びラインバッファレジスタによってなされる要求、ＦＩ
ＦＯレジスタによって供給される３つの指示、マイクロ
プロセッサによるアクセスと関連した計数器の状態。

【００５８】画像リターンの期間のメモリ周期の割り当
ては図示されていない。実際、この段階で文字発生器か
らの要求は何一つ無く、従ってメモリのパスバンドはマ
イクロプロセッサ及びラインバッファレジスタの要求の
全部を処理するのに充分である。画像リターンの期間に
おいては、ＦＩＦＯレジスタが一杯であり従ってＦＩＦ
Ｏ＞Ｗであること、及びマイクロプロセッサのアクセス
割当数が使い尽くされていないことを考慮すれば充分で
ある。

【００５９】図３に照らして提案された連続工程は次の
通りである。

【００６０】初めに、状態１があり、これはＦＩＦＯレ
ジスタの指示のテスト、“［ＦＲＥ？］＝レジスタは空
又はほぼ空であるか？“を備えている。もし、答えがは
い（Ｙ）であれば、メモリ周期の間ＦＩＦＯレジスタの
優先ローディングを予約した周期［ＣＧＣ］に対応する
状態２への移行があり、次に状態３への移行がなされ、
これはライン走査のテスト、“［ＲＬ？］＝ラインの最
終文字がローディングされたか？“を備えている。もし
、質問［ＲＬ？］への答えがいいえ（Ｎ）であれば、状
態１への再度の移行があり、次いでもしＦＩＦＯレジス
タがまだローディングを必要としていれば状態２への移
行があり、文字ラインが完了していないこと及びＦＩＦ
Ｏレジスタが空又はほぼ空であるかぎり、最後に状態３
への移行がある。もし、状態３において答えがはいであ
れば、次の状態はラインバッファレジスタの充填の関数
としてマイクロプロセッサの割当数が計算される間状態
４［ＭＰＱＣ］である。次に状態１への戻りがある。 もし、状態１において［ＦＲＥ？］への応答がいいえで
あれば、マイクロプロセッサのアクセス要求のテストに
対応する状態５［ＭＰＲ？］への移行がある。もし、［
ＭＰＲ？］への応答がいいえであれば、次の状態６は、
マイクロプロセッサの割当数に関するテスト“［ＭＰＱ
Ｅ？］＝マイクロプロセッサの割当数は使い尽くされた
か？“に相当している。もし、［ＭＰＱＥ？］への答え
がいいえであれば、状態７への移行がなされ、これはＦ
ＩＦＯレジスタの内容のテスト、“［ＦＲ＜Ｗ？］＝Ｆ
Ｒ内に含まれるワード数はＷより少ないか？“を備えて
いる。もし、答えがはい（Ｙ）であれば、次のステップ
は状態２であり、［ＣＧＣ］周期が優先権を再度有する
。もし、［ＦＲ＜Ｗ？］がいいえであれば、次の状態８
はラインバッファレジスタのアクセス要求のテスト［Ｒ
ＢＲ？］に相当する。もし，［ＲＢＲ？］への答えがは
い（Ｙ）であれば、次の状態は状態９であり、レジスタ
ＲＢの優先的なローディング周期［ＲＢＣ］に相当し、
次に状態１への戻りがある。もし、状態８において［Ｒ
ＢＲ？］への答えがいいえであれば、次の状態１０はＦ
ＩＦＯレジスタの内容の新たなテスト“［ＦＲＦ？］＝
ＦＩＦＯレジスタは一杯か？“である。否定の答え（Ｎ
）は使えるメモリ周期を利用するため状態２の周期ＣＧ
Ｃに優先権を再度割当て、肯定の応答は状態１への戻り
を引き起こす。この際、待ち行列中の要求は無い。更に
、状態６の質問［ＭＰＱＥ？］への答えがはい（Ｙ）で
あれば、状態８のテスト［ＲＢＲ？］への移行がある。 最後にもし状態５の質問［ＭＰＲ？］への答えがはい（
Ｙ）であれば、そしてマイクロプロセッサによるアクセ
ス要求があれば、次の状態１１は新たなテスト“［ＲＢ
Ｒ？］＝ラインバッファレジスタによるアクセス要求も
あるか？“に対応する。否定の答え（Ｎ）は状態１２へ
の移行をもたらし、この状態は、マイクロプロセッサに
よって要求されたアクセスの実行に予約された周期［Ｍ
ＰＣ］である。この状態１２は状態１を伴う。 反対に、状態１１への肯定の答えは、新たなテスト“［
ＭＰＱＥ？］＝マイクロプロセッサの割当数は使い尽く
されたか？“である状態１３への移行を引き起こす。も
し、答えがはい（Ｙ）であれば、次の状態は再度、ライ
ンバッファレジスタの優先的なローディング周期［ＲＢ
Ｃ］に対応する状態９である。もし、反対に応答がいい
えであれば、つぎの状態１４は減分又は逆算操作［ＭＰ
ＱＤ］即ちマイクロプロセッサの割当数の減少に対応す
る。この操作はマイクロプロセッサによって要求される
アクセスの実行に予約された周期［ＭＰＣ］を伴う。即
ち状態１２へ戻る。

【００６１】以上説明した処理の実施に関して二、三の
注釈を以下に述べる。

【００６２】画像の始めに（ＦＩＦＯレジスタが空であ
るが、表示の有効な開始前にレジスタをローディングす
るため時間が十分にある）、指示信号“ＦＩＦＯレジス
タ空”からの移行がマイクロプロセッサをブロックする
のを防ぐために用いられる。

【００６３】これは、周期［ＣＧＣ］の期間、各ライン
の始めにマイクロプロセッサと協働する計数器の再ロー
ディングを引き起こすＦＩＦＯレジスタの充填タスクで
ある。

【００６４】順序付け方法の実行の際、シングルメモリ
のパスバンドを一杯に使用することが必須であり、この
ため、先行周期の実行の間メモリ周期を準備する作業を
行うことが必要であり、従って内部処理時間はメモリア
クセス時間より短くなければならない。しかし、ある処
理操作は、例えばラインの最後でオーバーフロし得、こ
の場合にはメモリのパスバンドの計算でこれを考慮しな
ければならず、このためメモリへのアクセス時間につい
ておよそ１〜２％の偏差が生じる。

【００６５】結論として、実験及びシミュレーションを
考慮して、普通は文字発生器のためのものである先行技
術メモリより１５％程度高速なシングルメモリを使用し
なければならない。このメモリに、文字発生器の読み取
りを広げることを可能にするＦＩＦＯレジスタと、画面
に割り当てられる領域の読み取りによって生じるスルー
プットを減らすことを可能にするラインバッファレジス
タと、成功率を向上させ、マイクロプロセッサによって
引き起こされるロードを減らすことを可能にする小さな
サイズのキャッシュメモリとを付け加えることによって
、メモリのパスバンドはマイクロプロセッサとビデオ部
との要求を満たすため充分となる。

【図面の簡単な説明】

【図１】先行技術による装置の概略図である。

【図２】本発明による装置の概略図である。

【図３】本発明による装置によって実行される順序付け
方法を図示する典型例のフローチャートである。

【符号の説明】

Ｍ　　シングルメモリ ＭＢ　　シングルメモリバスライン ＭＰ　　マイクロプロセッサ ＭＭ　　記憶手段 ＣＭ　　キャッシュメモリ ＦＲ　　先入れ先出し形レジスタ ＲＢ　　ラインバッファレジスタ Ｖ　　ビデオ部

Claims (9)

【特許請求の範囲】
1. 【請求項１】　　複数のバスラインによってマイクロプ
   ロセッサのプログラムに割り当てられた記憶手段と協働
   し、かつスクリーンに割り当てられた記憶手段及び文字
   発生器に割り当てられた記憶手段を介してビデオ部と協
   働するマイクロプロセッサの周辺に展開された、情報表
   示のためのデータ入出力装置であって、該データ入出力
   装置が特定のアプリケーション回路内にモノリシック的
   に集積されており、要求されるアクセスがなされる情報
   を蓄えるためにプログラム、スクリーン、及び文字発生
   器に関係する特定の領域が割り当てられているシングル
   メモリによって様々な前記記憶手段が主として構成され
   ており、様々な前記特定領域へのアクセスが、シングル
   メモリバスラインによって許可されかつマイクロプログ
   ラミングされた順序付け手段によって実施される順序付
   け方法によって管理されることを特徴とする情報表示の
   ためのデータ入出力装置。
2. 【請求項２】　　前記記憶手段が、シングルメモリと関
   連しており、マイクロプロセッサとシングルメモリバス
   ラインとの間に挿入された小さなサイズのキャッシュメ
   モリを含んでいることを特徴とする請求項１に記載の情
   報表示のためのデータ入出力装置。
3. 【請求項３】　　前記記憶手段がビデオ部とシングルメ
   モリバスラインとの間に挿入された先入れ先出し形レジ
   スタをさらに含んでいることを特徴とする請求項１又は
   ２に記載の情報表示のためのデータ入出力装置。
4. 【請求項４】　　前記先入れ先出し形のレジスタが該レ
   ジスタの状態に関する、該レジシタが満たされているこ
   と、該レジスタが空又はほぼ空であること、及び該レジ
   スタ内のワード数がＷより小さいことを表す３つの表示
   を備えており、Ｗが、ビデオ部のライン走査の有効部分
   の期間中マイクロプロセッサのあらゆる要求の処理を可
   能とするためにレジスタ内に蓄積されるべきワード数で
   あることを特徴とする請求項３に記載の情報表示のため
   のデータ入出力装置。
5. 【請求項５】　　前記記憶手段がビデオ部とシングルメ
   モリバスラインとの間に挿入された少なくとも２つのラ
   インバッファレジスタをさらに含んでいることを特徴と
   する請求項１から４のいずれか一項に記載の情報表示の
   ためのデータ入出力装置。
6. 【請求項６】　　請求項１から５のいづれか一項に記載
   の情報表示のためのデータ入出力装置の記憶手段内部の
   メモリ周期の分配及び流れの調整のための順序付け方法
   であって、メモリ周期の割り当てがビデオ部のライン走
   査の周波数と同期して実行され、かつ様々なタスクの実
   行のための優先順位を決定するためになされた一連のテ
   ストに引き続いて決定され、前記タスクが、主として、
   ラインバッファレジスタをローディングするためスクリ
   ーンに割り当てられたメモリの特定領域におけるサンプ
   リングであり、文字発生器に割り当てられた前記メモリ
   特定領域から前記先入れ先出しレジスタへのワードの提
   示であり、若しくはマイクロプロセッサによるプログラ
   ム特定領域へ、バッファレジスタによるスクリーン特定
   領域へ、又は先入れ先出しレジスタによる文字発生器に
   割り当てられた特定領域へのそれぞれのアクセスへの要
   求のことであることを特徴とするデータ入出力装置を使
   用する方法。
7. 【請求項７】　　一方では前記マイクロプロセッサによ
   る要求及び該マイクロプロセッサに割り当てられたアク
   セスの割当数と、前記文字発生器及びラインバッファレ
   ジスタによる要求とを考慮し、他方では前記先入れ先出
   し形レジスタの充填に関する３つの指示及び最終的にマ
   イクロプロセッサへのアクセスと関連する計数器の状態
   を考慮した一連のテストにしたがって、メモリ周期の前
   記割り当てが決定され、前記先入れ先出しレジスタが空
   又はほぼ空であるかぎり、該レジスタのローディングが
   優先順位を有しており、もし、前記先入れ先出しレジス
   タが空又はほぼ空でなければ、前記マイクロプロセッサ
   に割り当てられたアクセスの割当数が使い尽くされてい
   ないかぎり、もしラインバッファレジスタが満たされて
   いないということがないならば前記割当数において周期
   がさらにカウントされることはないことを知りつつ、前
   記マイクロプロセッサによるアクセスは優先順位を有し
   ており、もし、前記先入れ先出しレジスタ内の待ち行列
   にあるのワード数が、Ｗより大きいか、又はマイクロプ
   ロセッサに割り当てられた割当数が使い尽くされ、かつ
   先入れ先出しレジスタが空であるか又はほぼ空であれば
   、該先入れ先出しレジスタの充填に対して前記ラインバ
   ッファレジスタの充填は優先順位を有するように、前記
   テストの結果が利用されることを特徴とする請求項６に
   記載の方法。
8. 【請求項８】　　前記マイクロプロセッサに割り当てら
   れたアクセスの割当数が一度決定されると、前記先入れ
   先出しレジスタが満たされるまで、又は前記バッファレ
   ジスタのローディングを保証するために下位割当数が要
   求されるまで、前記割当数は有効性を保っており、各ラ
   インリターンにおいて、前記先入れ先出しレジスタの充
   填の関数として決定される前記割当数は、もし該先入れ
   先出しレジスタが満たされているか、又は該割当数が決
   定されたマイクロプロセッサの割当数より少ないならば
   、有効割当数となることを特徴とする請求項７に記載の
   方法。
9. 【請求項９】　　前記マイクロプロセッサに割り当てら
   れたアクセスの前記割当数が、各ラインリターンで次の
   タイムスロットに対して決定され、該タイムスロットが
   １ラインの総走査時間に対応しており、前記先入れ先出
   しレジスタのローディングがｙ＝ｋ（１−ａ−ｘ）の形
   の曲線にしたがって実行され、第１近似のｋはラインバ
   ッファレジスタとして使われる循環メモリのサイズを表
   しており、ａは文字のカラム数及び数ｋの関数であり、
   ｘは文字セルの高さと結合した変数であり、結果ｙは各
   ライン走査終了時に於けるラインバッファレジスタ内の
   文字数を表すことを特徴とする請求項７に記載の方法。