JPH04234102A - 薄膜バリスタ - Google Patents
薄膜バリスタInfo
- Publication number
- JPH04234102A JPH04234102A JP2417143A JP41714390A JPH04234102A JP H04234102 A JPH04234102 A JP H04234102A JP 2417143 A JP2417143 A JP 2417143A JP 41714390 A JP41714390 A JP 41714390A JP H04234102 A JPH04234102 A JP H04234102A
- Authority
- JP
- Japan
- Prior art keywords
- film
- varistor
- thin film
- zno
- srtio3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品に使用される
薄膜バリスタに関する。
薄膜バリスタに関する。
【０００２】
【従来の技術】バリスタは非直線性の電圧−電流特性を
有し、ＩＣ、ＬＳＩなどを備えた回路におけるサージ（
異常過電圧）吸収用、液晶デイスプレイの駆動素子用な
どに広く用いられている。バリスタとしては、 ＺｎＯ
を主成分として、Ｂｉ、Ｃｏ、Ｍｎ、Ｃｒなどの酸化物
を混合し、造粒成形した後、空気中で高温焼成し、その
後電極をつけて作製されたものが現在大量に市販され、
使用されている。
有し、ＩＣ、ＬＳＩなどを備えた回路におけるサージ（
異常過電圧）吸収用、液晶デイスプレイの駆動素子用な
どに広く用いられている。バリスタとしては、 ＺｎＯ
を主成分として、Ｂｉ、Ｃｏ、Ｍｎ、Ｃｒなどの酸化物
を混合し、造粒成形した後、空気中で高温焼成し、その
後電極をつけて作製されたものが現在大量に市販され、
使用されている。
【０００３】また、最近、ＳｒＴｉＯ３を主成分とし、
少量の Ｎｂ２Ｏ５、 ＮａＦ、ＳｉＯ２、 Ｂｉ２Ｏ
３等を含む原料からなる成型体を、水素ガスを含む窒素
ガス雰囲気中で、１３００〜１４５０℃で焼成し、さら
に空気中において１０００℃で焼成して作製されてなる
バリスタが開発されている。
少量の Ｎｂ２Ｏ５、 ＮａＦ、ＳｉＯ２、 Ｂｉ２Ｏ
３等を含む原料からなる成型体を、水素ガスを含む窒素
ガス雰囲気中で、１３００〜１４５０℃で焼成し、さら
に空気中において１０００℃で焼成して作製されてなる
バリスタが開発されている。
【０００４】
【発明が解決しようとする課題】近年、電子部品の小型
化・高密度実装化が進み、バリスタについても超小型化
が必要とされている。しかしながら、上記のように酸化
物を焼成して得られたバリスタの小型化には限界があり
、 ０．１ｍｍ角以下のバリスタを作製することは困難
である。
化・高密度実装化が進み、バリスタについても超小型化
が必要とされている。しかしながら、上記のように酸化
物を焼成して得られたバリスタの小型化には限界があり
、 ０．１ｍｍ角以下のバリスタを作製することは困難
である。
【０００５】そこで、アルミナなどの基板上に ＺｎＯ
膜および Ｂｉ２Ｏ３膜がスパツタリング法により積層
されてなり、小型化の容易な薄膜バリスタが開発されて
いる（特開昭５８−８６７０２号公報および電子情報通
信学会技術研究会資料ＣＰＭ８５−１２６参照）。とこ
ろが、上記の薄膜バリスタは、通常、 １×１０−５Ａ
以上の大きな電流が流れた場合には非直線性の電圧−電
流特性が消失し、その薄膜バリスタは単なる低抵抗体に
なってしまう。
膜および Ｂｉ２Ｏ３膜がスパツタリング法により積層
されてなり、小型化の容易な薄膜バリスタが開発されて
いる（特開昭５８−８６７０２号公報および電子情報通
信学会技術研究会資料ＣＰＭ８５−１２６参照）。とこ
ろが、上記の薄膜バリスタは、通常、 １×１０−５Ａ
以上の大きな電流が流れた場合には非直線性の電圧−電
流特性が消失し、その薄膜バリスタは単なる低抵抗体に
なってしまう。
【０００６】本発明の目的は、非直線性の電圧−電流特
性を示す最大電流値が数ｍＡ以上にある薄膜バリスタを
提供することにある。
性を示す最大電流値が数ｍＡ以上にある薄膜バリスタを
提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜バリスタは、基板上にアモルファスＳ
ｉ膜または多結晶Ｓｉ膜（以下、Ｓｉ膜と称する）が形
成され、このＳｉ膜の上に ＺｎＯ膜もしくはＳｒＴｉ
Ｏ３膜が形成されてなる構造を有するか、または上記Ｓ
ｉ膜上に ＺｎＯ膜とＳｒＴｉＯ３膜とが積層して形成
されてなる構造を有している。
に、本発明の薄膜バリスタは、基板上にアモルファスＳ
ｉ膜または多結晶Ｓｉ膜（以下、Ｓｉ膜と称する）が形
成され、このＳｉ膜の上に ＺｎＯ膜もしくはＳｒＴｉ
Ｏ３膜が形成されてなる構造を有するか、または上記Ｓ
ｉ膜上に ＺｎＯ膜とＳｒＴｉＯ３膜とが積層して形成
されてなる構造を有している。
【０００８】
【作用】本発明の薄膜バリスタは、非直線性の電圧−電
流特性を示す最大電流値が数ｍＡ以上にも達する。
流特性を示す最大電流値が数ｍＡ以上にも達する。
【０００９】
【実施例】以下、実施例により本発明を具体的に説明す
る。 実施例１ 本発明の薄膜バリスタの一例の概略断面図を第１図に示
す。この薄膜バリスタにおいては、例えばガラス板のよ
うな基板１ 上にＳｉ膜２ が形成され、このＳｉ膜２
上に、 ＺｎＯ膜の単層膜、ＳｒＴｉＯ３膜の単層膜
、または ＺｎＯ膜とＳｒＴｉＯ３膜との多層膜（以下
、これらをバリスタ層と称する）３ が形成されており
、Ｓｉ膜２ に導線４ が接続され、バリスタ層３ に
他の導線５ が接続されている。
る。 実施例１ 本発明の薄膜バリスタの一例の概略断面図を第１図に示
す。この薄膜バリスタにおいては、例えばガラス板のよ
うな基板１ 上にＳｉ膜２ が形成され、このＳｉ膜２
上に、 ＺｎＯ膜の単層膜、ＳｒＴｉＯ３膜の単層膜
、または ＺｎＯ膜とＳｒＴｉＯ３膜との多層膜（以下
、これらをバリスタ層と称する）３ が形成されており
、Ｓｉ膜２ に導線４ が接続され、バリスタ層３ に
他の導線５ が接続されている。
【００１０】ガラス基板上にＣＶＤ法（化学蒸着法）に
よって形成された厚さ約３０００オングストローム、シ
ート抵抗約 １０３Ω／□のアモルファスＳｉ（ａ−Ｓ
ｉ）膜上に、 ＺｎＯの単層膜からなるバリスタ層を膜
厚が ５００オングストロームになるように形成し、つ
いで導線を上記ａ−Ｓｉ膜および ＺｎＯ膜に接続して
実施例 １の薄膜バリスタを作製した。実施例 １の薄
膜バリスタについて電圧と電流との関係を測定した結果
を、第２図に実線 （ａ）で示す。実施例１の薄膜バリ
スタは、非直線性の電圧−電流特性を示す最大電流値が
数ｍＡ以上にあることが明らかである。
よって形成された厚さ約３０００オングストローム、シ
ート抵抗約 １０３Ω／□のアモルファスＳｉ（ａ−Ｓ
ｉ）膜上に、 ＺｎＯの単層膜からなるバリスタ層を膜
厚が ５００オングストロームになるように形成し、つ
いで導線を上記ａ−Ｓｉ膜および ＺｎＯ膜に接続して
実施例 １の薄膜バリスタを作製した。実施例 １の薄
膜バリスタについて電圧と電流との関係を測定した結果
を、第２図に実線 （ａ）で示す。実施例１の薄膜バリ
スタは、非直線性の電圧−電流特性を示す最大電流値が
数ｍＡ以上にあることが明らかである。
【００１１】実施例２
実施例１の薄膜バリスタにおいて、バリスタ層を、膜厚
１００オングストロームを有するＳｒＴｉＯ３膜の単
層膜に変えた以外は同様にして、実施例２の薄膜バリス
タを作製した。実施例２の薄膜バリスタについて電圧と
電流との関係を測定した結果を、第２図に破線 （ｂ）
で示す。実施例２の薄膜バリスタは、非直線性の電圧−
電流特性を示す最大電流値が数ｍＡ以上にあることが明
らかである。
１００オングストロームを有するＳｒＴｉＯ３膜の単
層膜に変えた以外は同様にして、実施例２の薄膜バリス
タを作製した。実施例２の薄膜バリスタについて電圧と
電流との関係を測定した結果を、第２図に破線 （ｂ）
で示す。実施例２の薄膜バリスタは、非直線性の電圧−
電流特性を示す最大電流値が数ｍＡ以上にあることが明
らかである。
【００１２】実施例３
実施例１の薄膜バリスタにおいて、バリスタ層を、基板
側から膜厚 ７００オングストロームを有する ＺｎＯ
膜と膜厚 １００オングストロームを有するＳｒＴｉＯ
３膜との多層膜に変えた以外は同様にして、実施例３の
薄膜バリスタを作製した。実施例３の薄膜バリスタにつ
いて電圧と電流との関係を測定した結果を、第２図に一
点鎖線 （ｃ）で示す。 実施例３の薄膜バリスタは、非直線性の電圧−電流特性
を示す最大電流値が数ｍＡ以上にあることが明らかであ
る。
側から膜厚 ７００オングストロームを有する ＺｎＯ
膜と膜厚 １００オングストロームを有するＳｒＴｉＯ
３膜との多層膜に変えた以外は同様にして、実施例３の
薄膜バリスタを作製した。実施例３の薄膜バリスタにつ
いて電圧と電流との関係を測定した結果を、第２図に一
点鎖線 （ｃ）で示す。 実施例３の薄膜バリスタは、非直線性の電圧−電流特性
を示す最大電流値が数ｍＡ以上にあることが明らかであ
る。
【００１３】バリスタ層３ の構成としては、実施例１
〜３に示したもの以外に、ａ−Ｓｉ膜が形成される基板
側から、 ＺｎＯ膜（もしくはＳｒＴｉＯ３膜）− Ｂ
ｉ２Ｏ３膜、もしくはＳｒＴｉＯ３膜− ＺｎＯ膜のよ
うな二層膜、またはＳｒＴｉＯ３膜−ＺｎＯ膜−ＳｒＴ
ｉＯ３膜、 ＺｎＯ膜−ＳｒＴｉＯ３膜− ＺｎＯ膜、
もしくは ＺｎＯ膜（もしくはＳｒＴｉＯ３膜）− Ｂ
ｉ２Ｏ３膜− ＺｎＯ膜（もしくはＳｒＴｉＯ３膜）の
ような三層膜、あるいはこれら多層膜の組み合わせでも
よい。上記の Ｂｉ２Ｏ３膜は、Ｐｒ６Ｏ１１膜、 Ｂ
ｉ２Ｏ３（もしくはＰｒ６Ｏ１１）と、ＣｏＯ 、 Ｍ
ｎＯまたはＳｂ２Ｏ３ との混合物からなる膜などに置
き換えられてもよい。
〜３に示したもの以外に、ａ−Ｓｉ膜が形成される基板
側から、 ＺｎＯ膜（もしくはＳｒＴｉＯ３膜）− Ｂ
ｉ２Ｏ３膜、もしくはＳｒＴｉＯ３膜− ＺｎＯ膜のよ
うな二層膜、またはＳｒＴｉＯ３膜−ＺｎＯ膜−ＳｒＴ
ｉＯ３膜、 ＺｎＯ膜−ＳｒＴｉＯ３膜− ＺｎＯ膜、
もしくは ＺｎＯ膜（もしくはＳｒＴｉＯ３膜）− Ｂ
ｉ２Ｏ３膜− ＺｎＯ膜（もしくはＳｒＴｉＯ３膜）の
ような三層膜、あるいはこれら多層膜の組み合わせでも
よい。上記の Ｂｉ２Ｏ３膜は、Ｐｒ６Ｏ１１膜、 Ｂ
ｉ２Ｏ３（もしくはＰｒ６Ｏ１１）と、ＣｏＯ 、 Ｍ
ｎＯまたはＳｂ２Ｏ３ との混合物からなる膜などに置
き換えられてもよい。
【００１４】本発明においては、単層または多層のいず
れであっても、 ＺｎＯ膜が有する膜厚が １００〜５
０００オングストロームの範囲にあり、かつＳｒＴｉＯ
３膜が有する膜厚が２０〜５０００オングストームの範
囲にあることが、バリスタとして好ましい電圧−電流特
性が得られる点で好適である。上記の ＺｎＯ膜または
ＳｒＴｉＯ３膜は高周波スパツタリング法、酸素ガスを
導入して行う反応性スパツタリング法などにより形成す
ることができる。
れであっても、 ＺｎＯ膜が有する膜厚が １００〜５
０００オングストロームの範囲にあり、かつＳｒＴｉＯ
３膜が有する膜厚が２０〜５０００オングストームの範
囲にあることが、バリスタとして好ましい電圧−電流特
性が得られる点で好適である。上記の ＺｎＯ膜または
ＳｒＴｉＯ３膜は高周波スパツタリング法、酸素ガスを
導入して行う反応性スパツタリング法などにより形成す
ることができる。
【００１５】また、本発明に使用したａ−Ｓｉ膜は公知
の方法によって作成することができる。すなわち、ガラ
ス基板上に原料ガスとしてＳｉＨ４、Ｂ２Ｈ６を用い、
基板温度 ４００℃の条件の下において、ＣＶＤ法によ
ってａ−Ｓｉ膜を作成することができる。
の方法によって作成することができる。すなわち、ガラ
ス基板上に原料ガスとしてＳｉＨ４、Ｂ２Ｈ６を用い、
基板温度 ４００℃の条件の下において、ＣＶＤ法によ
ってａ−Ｓｉ膜を作成することができる。
【００１６】また、上記ＣＶＤ法において、基板温度を
６００℃以上に高めることによって得られる多結晶Ｓ
ｉ膜を用いてバリスタ層を作成しても、同様な結果が得
られた。
６００℃以上に高めることによって得られる多結晶Ｓ
ｉ膜を用いてバリスタ層を作成しても、同様な結果が得
られた。
【００１７】本発明におけるバリスタ層の基板として用
いられたＳｉ膜はその膜厚が２０〜５０００オングスト
ロームの範囲にあり、かつシート抵抗が１ＫΩ／□以下
にあることが、実用上好ましい電圧−電流特性が得られ
る点で好適である。
いられたＳｉ膜はその膜厚が２０〜５０００オングスト
ロームの範囲にあり、かつシート抵抗が１ＫΩ／□以下
にあることが、実用上好ましい電圧−電流特性が得られ
る点で好適である。
【００１８】本発明の薄膜バリスタにおいて、Ｓｉ膜２
に導線４ を接続し、バリスタ層３ に他の導線５
を接続する際には、通常、Ｃｕ、 Ａｌ （アルミニウ
ム）などからなる電極を介して接続する。
に導線４ を接続し、バリスタ層３ に他の導線５
を接続する際には、通常、Ｃｕ、 Ａｌ （アルミニウ
ム）などからなる電極を介して接続する。
【００１９】比較例１
ガラス基板上に、 ＺｎＯ膜を膜厚が ７００オングス
ロームになるように形成し、該ＺｎＯ膜に、Ｃｕ板から
なる電極と幅５０μｍ の Ａｌ 膜（膜厚：２０００
オングストローム）からなる電極とを取り付けて薄膜バ
リスタを作製した。この薄膜バリスタについて電圧と電
流との関係を測定した結果を、第３図において実線 （
ｄ）で示す。該薄膜バリスタに第３図の実線 （ｄ）で
示す範囲より大きな電流を流した場合、非直線性の電圧
−電流特性が消失した。
ロームになるように形成し、該ＺｎＯ膜に、Ｃｕ板から
なる電極と幅５０μｍ の Ａｌ 膜（膜厚：２０００
オングストローム）からなる電極とを取り付けて薄膜バ
リスタを作製した。この薄膜バリスタについて電圧と電
流との関係を測定した結果を、第３図において実線 （
ｄ）で示す。該薄膜バリスタに第３図の実線 （ｄ）で
示す範囲より大きな電流を流した場合、非直線性の電圧
−電流特性が消失した。
【００２０】比較例２
比較例１において ＺｎＯ膜を、 ＺｎＯ膜（膜厚：
７００オングストローム）とＳｒＴｉＯ３膜（膜厚：
７００オングストローム）と ＺｎＯ膜（膜厚：７００
オングストローム）との多層膜に変えた以外は同様に
して、薄膜バリスタを作製した。この薄膜バリスタにつ
いて電圧と電流との関係を測定した結果を、第３図にお
いて破線 （ｅ）で示す。該薄膜バリスタに第３図の破
線 （ｅ）で示す範囲より大きな電流を流した場合、非
直線性の電圧−電流特性が消失した。
７００オングストローム）とＳｒＴｉＯ３膜（膜厚：
７００オングストローム）と ＺｎＯ膜（膜厚：７００
オングストローム）との多層膜に変えた以外は同様に
して、薄膜バリスタを作製した。この薄膜バリスタにつ
いて電圧と電流との関係を測定した結果を、第３図にお
いて破線 （ｅ）で示す。該薄膜バリスタに第３図の破
線 （ｅ）で示す範囲より大きな電流を流した場合、非
直線性の電圧−電流特性が消失した。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
小型化が容易な薄膜バリスタでありながら、非直線性の
電圧−電流特性を示す最大電流値が数ｍＡ以上にも達す
る薄膜バリスタが提供される。
小型化が容易な薄膜バリスタでありながら、非直線性の
電圧−電流特性を示す最大電流値が数ｍＡ以上にも達す
る薄膜バリスタが提供される。
【図１】本発明の薄膜バリスタの一例を示す概略断面図
である。
である。
【図２】実施例の薄膜バリスタについて電圧と電流との
関係を測定した結果を示す特性図である。
関係を測定した結果を示す特性図である。
【図３】比較例の薄膜バリスタについて電圧と電流との
関係を測定した結果を示す特性図である。
関係を測定した結果を示す特性図である。
１…基板、２ …Ｓｉ膜、３ …バリスタ層（Ｚｎ膜、
ＳｒＴｉＯ３膜）。
ＳｒＴｉＯ３膜）。
Claims (2)
- 【請求項１】 基板上にＳｉ膜が形成され、このＳｉ
膜上に ＺｎＯ膜またはＳｒＴｉＯ３膜が形成されてな
る構造を有することを特徴とする薄膜バリスタ。 - 【請求項２】 基板上にＳｉ膜が形成され、このＳｉ
膜上に ＺｎＯ膜とＳｒＴｉＯ３膜とが積層して形成さ
れてなる構造を有することを特徴とする薄膜バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2417143A JPH04234102A (ja) | 1990-12-28 | 1990-12-28 | 薄膜バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2417143A JPH04234102A (ja) | 1990-12-28 | 1990-12-28 | 薄膜バリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04234102A true JPH04234102A (ja) | 1992-08-21 |
Family
ID=18525276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2417143A Pending JPH04234102A (ja) | 1990-12-28 | 1990-12-28 | 薄膜バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04234102A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041058A (ja) * | 2004-07-23 | 2006-02-09 | Tdk Corp | 積層型チップバリスタ |
| JP6206622B1 (ja) * | 2015-11-10 | 2017-10-04 | 新日鐵住金株式会社 | チタン材、セパレータおよび固体高分子形燃料電池 |
-
1990
- 1990-12-28 JP JP2417143A patent/JPH04234102A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041058A (ja) * | 2004-07-23 | 2006-02-09 | Tdk Corp | 積層型チップバリスタ |
| JP6206622B1 (ja) * | 2015-11-10 | 2017-10-04 | 新日鐵住金株式会社 | チタン材、セパレータおよび固体高分子形燃料電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275335B2 (ja) | Ｉｃにおける強誘電性キャパシタおよびその製造方法 | |
| US6999297B1 (en) | Breakdown-resistant thin film capacitor with interdigitated structure | |
| JPS6188578A (ja) | 非線形素子 | |
| US5281845A (en) | PTCR device | |
| JPH05283756A (ja) | 強誘電体薄膜素子 | |
| JPH04234102A (ja) | 薄膜バリスタ | |
| CN1848310B (zh) | 层叠型片状压敏电阻 | |
| JPS6132673B2 (ja) | ||
| US5316973A (en) | Method of making semiconducting ferroelectric PTCR devices | |
| JPS6253923B2 (ja) | ||
| JPH0475301A (ja) | 薄膜バリスタ | |
| JP2000012920A (ja) | 磁気抵抗トンネル接合素子 | |
| JPS6266605A (ja) | 薄膜型電圧非直線抵抗素子 | |
| JP3567774B2 (ja) | 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板 | |
| JPH10256085A (ja) | 容量可変素子、その駆動方法、及びその製造方法 | |
| JPH02148802A (ja) | 薄膜型電圧非直線抵抗器 | |
| JP3237202B2 (ja) | 積層型バリスタ | |
| JPS6261295A (ja) | 薄膜ｅｌ素子及びその製造方法 | |
| JPH01297803A (ja) | 電圧非直線抵抗積層薄膜およびその製造法 | |
| JP2998586B2 (ja) | 半導体磁器組成物とその製造方法 | |
| JPS62193207A (ja) | 電圧非直線性素子 | |
| JPH05313205A (ja) | 非線形能動素子及びその製造方法 | |
| JPH01259504A (ja) | 電圧非直線抵抗積層薄膜の製造法 | |
| JPH02119203A (ja) | 薄膜型電圧非直線抵抗器 | |
| JPH02119205A (ja) | 薄膜型電圧非直線抵抗器 |