JPH04234155A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04234155A
JPH04234155A JP3243554A JP24355491A JPH04234155A JP H04234155 A JPH04234155 A JP H04234155A JP 3243554 A JP3243554 A JP 3243554A JP 24355491 A JP24355491 A JP 24355491A JP H04234155 A JPH04234155 A JP H04234155A
Authority
JP
Japan
Prior art keywords
conductor
chip
power bus
over
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3243554A
Other languages
English (en)
Inventor
Katherine G Heinen
キャサリン　ジー．ヘイネン
Henry F Breit
ヘンリィ　エフ．ブレイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH04234155A publication Critical patent/JPH04234155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/458—Materials of insulating layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路に関し、特に集
積回路のパッケージに用いられる導線フレームに関する
。
【０００２】
【従来の技術】集積回路をパッケージした装置は、全体
的に、チップ保持用パッドの上に配置された集積回路チ
ップを有する。導線接合体はＩＣチップを導線フレーム
に接続する。プラスチックのような物体を用いて、この
構造体のカプセル封じを行なう。プラスチック小形アウ
トラインＪ導線（ＰＳＯＪ）パッケージが１つの例であ
る。応用に対しては、このＩＣパッケージを印刷回路板
の表面に取り付けるために、再溶融ハンダのような技術
が用いられる。
【０００３】産業界はより薄いパッケージングに進んで
いるので、およびより大きな容積のパッケージングのた
めに大きな寸法のチップを有するパッケージへと進んで
いるので、新規なパッケージ技術が案出されている。こ
のような技術の１つはリード・オーバ・チップ（ＬＯＣ
）パッケージングである。ウィリアム・Ｃ・ワード名の
論文、「領域導線接合技術によるＩＢＭ８０ナノ秒１メ
ガビットＤＲＡＭチップのための独自のプラスチック表
面取り付けモジュールの大量生産」（１９８８年、ＩＥ
ＥＥの第３８回ＥＣＣ出版、５５２頁〜５５７頁）に開
示されているように、この技術は集積回路の活性領域の
上に導線フレームを配置する。導線フレームは、集積回
路チップに、絶縁体接着テープによって取り付けられる
。導線接合体は、中央に配置された電源バスに回路を接
続する。導線接合体は、電源バスの上を越えて横断して
、集積回路を導線フィンガに接続する。チップ保持用パ
ッドは必要ではない。
【０００４】ＬＯＣパッケージの中の導線フレームの電
源バス部分と、導線接合体とが、短絡する潜在的危険性
に注目すべきである。信号ピンへの導線は金属導線フレ
ーム電源バスを横断するので、組み立て工程段階におけ
る良くない接合位置、導線配線の制御、成形用化合物の
流動、または処理工程中の偶発的接触などにより、短絡
が起こる危険がある。
【０００５】この短絡の問題点をできるだけ小さくする
１つの方法は、絶縁された導線を用いることである。ア
レックス・Ｊ・オト名の論文、「高導線数パッケージン
グのための絶縁されたアルミニウム接合用導線」（イン
タナショナル・ジャーナル・フォア・ハイブリッド・マ
イクロエレクトロニクス、第９巻、第１号、１９８６年
）を参照。絶縁された導線は、従来の組み立てパッケー
ジングにおいて、ある程度の成功を納めていると報告さ
れているが、ＬＯＣパッケージについてこの方法がうま
く行くかどうかは、それが集積回路の上の絶縁体膜の上
で実行される時、１つの導線接合体の長さの本性により
、問題点がある。したがって、この方法を実行すること
により、うまく行く確率は多分小さいであろう。その上
、絶縁された導線は高価である。
【０００６】ＬＯＣパッケージにおける金属の導線フレ
ームとパッケージをカプセル封じするのに用いられる成
形用化合物との間での、潜在的な層間剥離の危険性につ
いても注目したい。導線接合体の近傍での層間剥離は剪
断故障の原因となり、導線接合体の破断が起こる。
【０００７】さらに、従来のパッケージ装置とＬＯＣパ
ッケージ装置との両方について、成形化合物の層間剥離
は、印刷回路基板に取り付ける際、プラスチック・パッ
ケージのひび割れを生ずるという、重大な問題点がある
。ハンダ再溶融の間、この工程段階によって生ずる熱は
、ＩＣパッケージの中の異なる種類の材料の間の熱的不
整合により、大きな応力の発生という状態を生ずる。 ハンダ再溶融工程段階の間、温度が約２１５℃〜２６０
℃になるが、カプセル封じ成形用化合物の中に存在する
であろう湿気が、水蒸気に変換する。この水蒸気の圧力
により、層間剥離およびパッケージのひび割れが起こる
ことがある。この問題点を解決するために、典型的には
、「乾燥パッキング」が必要である。
【０００８】
【発明が解決しようとする課題】本発明の１つの目的は
、リード・オーバ・チップ集積回路パッケージ装置にお
ける、導線接合体短絡の問題点の解決法をうることであ
る。
【０００９】本発明のさらに別の目的は、リード・オー
バ・チップ集積回路パッケージ装置と従来のパッケージ
装置との両方における、パッケージひび割れの問題点の
解決法をうることである。
【００１０】本発明のその他の目的および利点は、下記
説明により当業者には明らかであるであろう。
【００１１】
【課題を解決するための手段】絶縁された導線フレーム
が開示される。好ましい実施例は、電源バスの電気的接
続が行なわれる部分の上に酸化アルミニウムをそなえた
、リード・オーバ・チップ導線フレームを有する。酸化
アルミニウムは、プラズマ沈着によるようなアーク沈着
工程段階によって、容易に沈着することができる。マス
クは、導線接合体によるなどの電気的接続の行なわれる
電源バスの上の位置を、酸化アルミニウムで被覆しない
ようにする。導線接合体が接合用パッドを導線フレーム
に接続する時、導線接合体は電源バスの上を越えて横切
り、したがって、絶縁された電源バスと短絡する可能性
は非常に小さい。
【００１２】チップ保持パッドの下側に、酸化アルミニ
ウムを有する半導体パッケージ装置が、また開示される
。酸化アルミニウム被覆体により、典型的にはプラスチ
ックであるカプセル封じ体とチップ保持パッドとの間の
接着が強化され、そしてこのことにより、層間剥離とパ
ッケージひび割れの可能性は小さくなる。
【００１３】
【実施例】図１は産業用標準形プラスチック・スモール
・アウトラインＪ（ＰＳＯＪ）導線付き表面取り付けパ
ッケージに構成された、集積回路パッケージ装置１０で
ある。半導体集積回路チップ１１は、取り付け支持用パ
ッド（チップ取り付け装置）１２の上に取り付けられる
。導線接合体１４は、半導体回路１１の外側端部に沿っ
て配置された接合用パッド（図示されていない）を、導
電体である「Ｊ」形導線フィンガ１５に接続する。プラ
スチックのような成形化合物材料１６により、これらの
部品のカプセル封入が行なわれる。
【００１４】図２は、ＬＯＣの概念の初期の段階を示す
。下記の出願中でかつ譲渡された特許はまた、ＬＯＣの
概念を説明している。
【００１５】 シリアル番号　　　　　　　　発明者　　　　　　　　
受付日　　　　　　　　　　　　　　　　　　ＴＩ整理
番号第３７３，７４２号　　ハイネンほか　　１９８９
年　　６月３０日　　第１４２８７号第４５５，２１０
号　　リムほか　　　　　　１９８９年１２月２２日　
　第１４６００号第４５５，１０５号　　リムほか　　
　　　　１９８９年１２月２２日　　第１４６０３号
【
００１６】図２ｆのパッケージされた装置において、接
合用パッド２３が、半導体集積回路チップ２１の中央の
水平軸に沿って配置される。半導体２１は、リード・オ
ーバ・チップ導線フレーム２５の下に配置される。フレ
ーム２５は導電材料で形成されてもよい。１つの例は、
厚さが約０．２ミリメートルの完全硬化焼戻しＣＤＡ合
金１５１であり、これは金、銀、またはこれらと同等の
金属で点メッキされてもよい。半導体チップ２１は、例
えば、約８．３ミリメートル×１７ミリメートルの上に
１６００万個以上のデータ・ビットを記憶する、１６メ
ガビット・ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）であってもよい。２個の両面接着テープ２
２ａおよび２２ｂが半導体回路２１の上側活性表面の上
に配置され、そして導線フレーム２５をチップ２１の上
側に取り付ける。この構造により、「リード・オーバ・
チップ」（ＬＯＣ）という用語が生れた。中央に配置さ
れた接合用パッド２３により、さらに「リード・オーバ
・チップ・センタ・ボンド」（ＬＯＣＣＢ）という用語
が生れた。両面接着テープ２２ａおよび２２ｂは、例え
ば、両面熱硬化エポキシ接着剤被覆ポリイミド膜で構成
されることができ、この膜はまた、活性障壁体として作
用する。チップ２１と導線フレーム２５は、自己支持構
造体を構成する。チップ保持パッドは必要でない。
【００１７】図２ａは、導線フレーム２５が、図２ｆに
示された方式で集積回路２１の上に取り付けられること
により得られた、構造体を示す。電源バス２８ａおよび
２８ｂは、チップ２１の中央部に沿って配置され、かつ
、間隔を有して平行に配置された、導電体バスを有する
。電源バス２８ａは、例えば、Ｖｓｓを供給することが
でき、そして電源バス２８ｂはＶｄｄを供給することが
できる。チップ２１の接合用パッド２３が、導線フレー
ム２５の導線フィンガ２７との接合のために露出するよ
うに、接着テープ２２ａおよび２２ｂが間隔を有して配
置される。
【００１８】図２ｂは、パッケージングされた装置２０
のその後の組立段階を示した図である。この段階では、
接合用パッド２３を種々の導線フィンガ２７および電源
バス２８ａおよび２８ｂに接合するために、高速熱的超
音波金球導線接合が行なわれる。種々の形式の導線接合
を用いることができるが、直径が約０．０２５ミリメー
トルの金線を用いた接合で十分である。導線接合体２４
の１つの端部が、種々の接合用パッド２３に接続される
。種々の導線接合体２４の他の端部は、導線フレーム２
５の中央に配置された２個の電源バス２８ａおよび２８
ｂに接続される。より効率的に電圧を分配するために、
これらのバスに対し、多重導線接合接触体を作成するこ
とができる。種々の導線接合体２４の他の端部は、電源
バスの上を横断して、導線フィンガ２７の内側端部と接
触する。導線接合体２４ａは１つの例である。導線接合
体２４ａの１つの端部は、導線フィンガ２７ａの内側端
部に取り付けられる。導線接合体２４ａは、電源バス２
８ａの上を横断して、導線接合体２４ａの他の端部が接
合用パッド２３ａに接続される。不必要に導線が湾曲す
ると、導線接合体２４ａが電源バス２８ａに接触するこ
とがあり、それにより好ましくない短絡が起こることが
ある。
【００１９】図２ｃは、透明なプラスチックのカプセル
封じ体２６を有する、次の組立段階におけるパッケージ
された装置２０を示す。モボラック・エポキシのような
成形化合物を用いて、転写成形が行なわれる。装置をカ
プセル封じするのに、低応力成形技術が十分によく機能
する。プラスチック封じ体２６は、集積回路２１と、導
線フレーム２５と、導線接合体２４とを取り囲み、それ
により、プラスチック体が構成される。導線フレーム２
５の形が整えられ、そして導線フィンガ２７は「Ｊ」形
に曲げられ、そしてその外側導線フィンガは、端部がプ
ラスチック封じ体２６を貫通して延長される。これらの
外側導線フィンガ端部により、外部回路との適切な物理
的接続および電気的接続が得られる。２４個の導線フィ
ンガ２７が、プラスチック封じ体を貫通している。
【００２０】図２ｄは、完成したリード・オーバ・チッ
プ・パッケージ装置２０の側面図である。前記の型材サ
イズのためのパッケージ寸法は、約１０．２ミリメート
ル×１８．４ミリメートルの程度で、厚さは約１．３ミ
リメートルより薄い。このパッケージの外観は、２４ピ
ンＰＳＯＪのものである。
【００２１】図２ｅは、完成した半導体装置パッケージ
２０の一部分を破断して、中が見えるようにした立体図
である。
【００２２】図３は、本発明の好ましい実施例を示した
図２ｂのリード・オーバ・チップ中央装置の一部分を破
断した、部分平面図である。（図を明確にするために、
図３には、２個の導線ボンドだけが示されている。導線
フレーム２５は、その外側端部が破断されている。）導
線フレーム２５は、電源バス２８ａおよび２８ｂの選択
された部分を被覆する絶縁体（誘導体）３０を付加する
ことによって、大幅に改良される。誘電体３０は、導線
接合体２４が接続される部分以外の電源バスを被覆する
。電源バス２８ａおよび２８ｂの影をつけた部分が、絶
縁体３０が取り付けられた部分である。電源バス２８ａ
および２８ｂの影のついていない部分は、電源バスの絶
縁されていない領域を表す。
【００２３】図３において、導線接合体２４ｂの１つの
端部が、接合用パッド２３ｂに接続される。導線接合体
２４ｂは、電源バス２８ｂの絶縁された部分の上を横断
する。導線接合体２４ｂの他の端部は、導線フィンガ２
７ｂに接続される。導線接合体２４ａの１つの端部は、
接合用パッド２３ａに接続される。導線接合体２４ａの
他の端部は、電源バス２８ａの絶縁されていない部分に
接続される。絶縁体３０を備えることにより、導線接合
体２８ｂが電源バス２８ｂと短絡する機会は小さくなる
であろう。
【００２４】図３の絶縁体３０は適当な絶縁体材料であ
ることができるが、好ましい実施例では、市販されてい
る酸化アルミニウムＡｌ２　Ｏ３　のような絶縁体を用
いる。酸化アルミニウムを用いることにより、標準的な
市販品で、かつ、低コストであり、かつ、沈着速度の大
きい、フレーム噴霧沈着およびプラズマ・アーク沈着の
ようなアーク沈着法によって、導線フレーム２５の上に
絶縁体を付けることができる。
【００２５】導線フィンガ／接合用パッドおよび導線フ
ィンガ／電源バス接続の方式を知ることにより、電源バ
スと導線接合体の交差および接続に対応するマスクを作
成することができる。プラズマ・アーク沈着法では、非
転送電気アークを通過する気体が、部分的にまたは完全
にイオン化され、そしてプラズマ発生装置から排出され
る。プラズマは粉末粒子に熱を供給し、そしてプラズマ
と粉末が導線フレームへ向けて推し進められる。導線フ
レームに衝突すると、粒子は急速に固化し、そして被覆
体が形成される。マスクは、被覆体が必要でない領域に
できるのを防止する。
【００２６】電源バスの被覆されない導線接合体接続の
ための部分の長さは、マスクの寸法を変えることによっ
て調整することができる。図３の好ましい実施例では、
被覆されない部分は、それぞれ、約０．３８ミリメート
ルである。もちろん、アーク沈着によって絶縁される電
源バスの面積領域は、マスク・パターンを変えることに
よって、選定可能であり、変更可能である。電源バスの
特定の部分だけを、もしそれが好ましいならば、絶縁す
ることができる。図３に示された導線フレーム２５の全
体を、もしそれが好ましいならば、絶縁することもでき
る。沈着工程段階は、パッケージングの前、または部分
的に組み立てられたパッケージに対し、導線フレームに
行なうことができる。
【００２７】絶縁体３０の厚さは、プラズマ沈着パラメ
ータによって、また調整可能である。この厚さはさらに
厚くすることも、さらに薄くすることも可能であるが、
絶縁体３０は、約０．０１３ミリメートルと１．３ミリ
メートルの間の範囲の厚さにプラズマ・アーク沈着され
たＡｌ２　Ｏ３　の薄膜層である。好ましい実施例では
、絶縁体３０の厚さは約０．０２５ミリメートルである
。誘電的強度は、厚さに依って変わる。厚さが０．７６
ミリメートルのプラズマ・アーク沈着被覆体の絶縁体で
は、約１５００ボルトの誘電的強度がえられ、一方、厚
さが１．３ミリメートルのプラズマ・アーク沈着被覆体
の絶縁体では、約３０００ボルトの誘電的強度がえられ
る。
【００２８】アーク沈着された酸化アルミニウムはまた
、表面取り付けの間、従来のパッケージと、リード・オ
ーバ・チップ導線フレーム構成を用いたパッケージとの
両方において、プラスチック・パッケージひび割れを防
止するのにも役立つ。金属の導線フレームの上にアーク
沈着された酸化アルミニウムにより、成形化合物の導線
フレームへの接着がよくなり、それにより、表面取り付
けの最中に、ハンダの再溶融により起こりうる層間剥離
が起こりにくくなる。
【００２９】図４は、図１の従来のパッケージ装置１０
にアーク沈着された、酸化アルミニウムの好ましい実施
例を示す。標準的なアーク沈着により、酸化アルミニウ
ムの層１３が金属チップ保持パッド１２の底の表面上に
沈着される。酸化アルミニウム層１３の厚さは前記の通
りである。
【００３０】標準的アーク沈着段階のパラメータは制御
可能であり、それにより、種々の粗さの沈着された絶縁
体をうることができ、そしてパッケージされた装置の接
着をさらに強固にすることができる。出願中特許で共に
譲渡された、リム名の１９８９年１２月２２日出願され
た米国特許出願第４５５，１０５号（ＴＩ−１４６０３
）に開示されているように、半導体型板の裏面を粗くす
ることにより、プラスチック・カプセル封じ体に対する
型板の粘着が増大し、そして表面取り付け中のひび割れ
の防止に役立つ。図３のプラズマ沈着膜３０および図４
のプラズマ沈着膜１３の例では、約１３０マイクロメー
トルのＲＭＳ（ここで、ＲＭＳは膜の最終厚さの２乗平
均の平方根を表す）を有する。この他の値もまた、層間
剥離を小さくするであろう。
【００３１】ＬＯＣＣＢパッケージ導線フレームに対し
アーク沈着された酸化アルミニウムは、中央に配置され
た電源バスに対する導線接合体の短絡を防止するのに役
立つばかりでなく、また導線フレームとプラスチック・
カプセル封じ体成形化合物との間の層間剥離を接着力の
増大によって防止するのにも役立つ。この工程段階は、
ＬＯＣＣＢパッケージ導線フレームへの応用に限定され
るのではなく、チップ保持用パッドを用いた産業界の標
準的ＰＳＯＪパッケージを包含する任意の導線フレーム
構造体に対し、接着力を増進しおよび層間剥離を小さく
するために適用することができる。
【００３２】本発明は、例示された実施例を参照して説
明されたが、この説明は、本発明がそれらに限定される
ことを意味するものではない。前記説明に基づいて、当
業者には、本発明のこの他の種々の実施例の可能である
ことがすぐにわかるであろう。したがって、本発明はこ
のような変更された実施例をすべて包含するものである
。
【００３３】以上の説明に関し更に以下の項を開示する
。 （１）　　　カプセル封じ体の中に配置され、かつ、活
性表面および裏面表面を有する半導体型板と、前記カプ
セル封じ体の中に配置され、かつ、底部および前記半導
体型板の前記裏面表面に隣接する頂部を有する型板保持
用パッドと、前記型板保持用パッドと前記カプセル封じ
体との間の接着を強化するための前記型板保持用パッド
の前記底部の上に取り付けられた酸化物被覆体と、を有
するカプセル封じされた半導体装置。
【００３４】（２）　　　第１項において、前記酸化物
被覆体が前記型板保持用パッドの前記底部の上にプラズ
マ・アーク沈着された酸化アルミニウムである前記カプ
セル封じされた半導体装置。
【００３５】（３）　　　第２項において、前記酸化物
被覆体が前記型板保持用パッドの前記底部の上にフレー
ム噴霧沈着された酸化アルミニウムである前記カプセル
封じされた半導体装置。
【００３６】（４）　　　第１項、第２項、または第３
項において、複数個の導線フィンガと、前記カプセル封
じ材料の中に配置された前記複数個の導線フィンガの中
の１つに接続された電源バスと、前記カプセル封じ材料
の外に延長された前記複数個の導線フィンガの部分と、
を有する導線フレームと、前記複数個の導線フィンガの
いくつかを前記半導体型板の複数個の端子のいくつかに
前記電源バスを越えて横断して接続し、かつ、前記カプ
セル封じ体の中に配置された装置と、前記複数個の導線
フィンガのいくつかを前記複数個の端子のいくつかに前
記電源バスを越えて横断して接続する位置において前記
電源バスの上に取り付けられた誘電体被覆体と、を有す
る前記カプセル封じされた半導体装置。
【００３７】（５）　　　第１項、第２項、または第３
項において、その上に端子を有する半導体回路と、導線
フィンガと、前記半導体回路の前記端子と前記導線フィ
ンガとの間にある金属のストリップと、金属の前記スト
リップを横断して前記半導体回路の前記端子を前記導線
フィンガに接続するための接続装置と、金属の前記スト
リップの上を前記接続装置が横断する位置に金属の前記
ストリップを前記接続装置から絶縁するための被覆体と
、を有する前記カプセル封じされた半導体装置。
【００３８】（６）　　　活性表面と、裏面表面と、前
記活性表面の上に複数個の接合用パッドとを有する半導
体集積回路チップと、前記チップの下にあり、かつ、第
１表面および対抗する表面を有し、かつ、前記第１表面
が前記半導体集積回路チップの前記裏面表面に隣接して
いる、金属チップ保持用パッドと、その導線フィンガの
１つの端部が前記チップの接合用パッドに接続された、
導電性導線フレームと、前記チップと、前記金属チップ
保持用パッドと、前記導線フレームと、をカプセル封じ
するカプセル封じ体であって、前記導線フィンガの他の
端部が前記カプセル封じ体を貫通して延長されそれによ
り前記半導体回路への電気的接続を行うことができる、
前記カプセル封じ体と、前記金属チップ保持用パッドの
前記対抗する表面と前記カプセル封じ体との間の接着を
強化するために前記金属チップ保持用パッドの前記対抗
する表面の上に取り付けられた酸化アルミニウム被覆体
と、を有する半導体パッケージ装置。
【００３９】（７）　　　半導体回路と、前記半導体回
路を保持するための一片の金属と、前記半導体回路およ
び前記一片の金属をカプセル封じするための前記カプセ
ル封じ体と、前記カプセル封じ体との接着を強化するた
めに前記一片の金属の上にプラズマ沈着された材料と、
を有するカプセル封じされた半導体装置。
【００４０】（８）　　　絶縁された導線フレームが開
示される。好ましい実施例は、電源バス２８の電気的接
続の行なわれない部分の上に、酸化アルミニウム絶縁体
３０をそなえた、リード・オーバ・チップ導線フレーム
２５を有する。酸化アルミニウム３０は、プラズマ沈着
によるようなアーク沈着工程段階によって、容易に沈着
することができる。マスクにより、電源バスの上の導線
接合体などによる電気的接続が行なわれる位置が、酸化
アルミニウムで被覆されないようにされる。したがって
、電源バス２８の上を横断する導線接合体は、これらの
導線接合体が接合用パッド２３を導線フレーム２５の導
線フィンガ２７に接続する時、絶縁された電源バス２８
と短絡する可能性は非常に小さくなる。チップ保持用パ
ッドの下側に酸化アルミニウム被覆体を有する半導体パ
ッケージ装置が、また開示される。酸化アルミニウム被
覆体により、典型的にはプラスチックであるカプセル封
じ体と、チップ保持用パッドとの間の接着が強化され、
それにより、層間剥離とパッケージひび割れの起こるこ
とが防止される。
【図面の簡単な説明】
【図１】典型的な集積回路パッケージの横断面図。
【図２】ａはその下に集積回路チップの接続を示すリー
ド・オーバ・チップ中央接合装置の平面図。 ｂは接続用導線接合体を示すリード・オーバ・チップ中
央接合装置の平面図。 ｃはカプセル封じ用成形化合物が透明であるリード・オ
ーバ・チップ中央接合装置の平面図。 ｄは完成したリード・オーバ・チップ中央接合パッケー
ジの側面図。 ｅは完成したリード・オーバ・チップ中央接合集積回路
パッケージの一部を破断して示した立体図。 ｆは導線フレームと接着テープと集積回路とを示したリ
ード・オーバ・チップ中央接合装置の立体分解図。
【図３】電源バスの選定された部分に絶縁用誘電体を付
加した、本発明によるリード・オーバ・チップ導線フレ
ームの平面図。
【図４】本発明の１つの特徴によって改良された図１の
典型的な集積回路の側面図。
【符号の説明】
２８　　金属シート・ストックのストリップ、電源バス
３０　　誘電体、酸化アルミニウム絶縁体２５　　導線
フレーム ２３　　接合用パッド ２７　　導線フィンガ ２４　　導線接合体

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　カプセル封じ体の中に配置され、かつ
    、活性表面および裏面表面を有する半導体型板と、前記
    カプセル封じ体の中に配置され、かつ、底部および前記
    半導体型板の前記裏面に隣接する頂部を有する型板保持
    用パッドと、前記型板保持用パッドと前記カプセル封じ
    体との間の接着を強化するための前記型板保持用パッド
    の前記底部の上に取り付けられた酸化物被覆体と、を有
    するカプセル封じされた半導体装置。
JP3243554A 1990-09-24 1991-09-24 半導体装置 Pending JPH04234155A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58718990A 1990-09-24 1990-09-24
US587189 1990-09-24

Publications (1)

Publication Number Publication Date
JPH04234155A true JPH04234155A (ja) 1992-08-21

Family

ID=24348754

Family Applications (2)

Application Number Title Priority Date Filing Date
JP3243551A Pending JPH04246853A (ja) 1990-09-24 1991-09-24 集積回路のための絶縁された導線フレームとその製造法
JP3243554A Pending JPH04234155A (ja) 1990-09-24 1991-09-24 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP3243551A Pending JPH04246853A (ja) 1990-09-24 1991-09-24 集積回路のための絶縁された導線フレームとその製造法

Country Status (5)

Country Link
US (1) US5359224A (ja)
EP (2) EP0478240A3 (ja)
JP (2) JPH04246853A (ja)
KR (2) KR100241476B1 (ja)
SG (1) SG52332A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660150U (ja) * 1993-01-14 1994-08-19 株式会社三井ハイテック 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
DE69321168T2 (de) * 1992-07-08 1999-05-12 Nec Corp., Tokio/Tokyo Integrierte Halbleiterschaltung vom Leiter-auf-Chip Typ zum vermeiden von Draht-Kurzschlüsse
US5362680A (en) * 1992-08-18 1994-11-08 Texas Instruments Incorporated Technique for enhancing adhesion capability of heat spreaders in molded packages
JPH0794539A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
JP2536436B2 (ja) * 1993-11-19 1996-09-18 日本電気株式会社 モ―ルド型半導体装置
EP0654866A3 (en) * 1993-11-23 1997-08-20 Motorola Inc Carrier for connecting a semiconductor cube and manufacturing method.
US6236107B1 (en) * 1994-04-29 2001-05-22 Texas Instruments Incorporated Encapsulate resin LOC package and method of fabrication
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JPH09102575A (ja) * 1995-09-11 1997-04-15 Internatl Business Mach Corp <Ibm> 配線上の飛びの無いリードオン・チップのリードフレーム構成
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US5744870A (en) 1996-06-07 1998-04-28 Micron Technology, Inc. Memory device with multiple input/output connections
JPH10199911A (ja) * 1996-11-14 1998-07-31 Nittetsu Semiconductor Kk 半導体装置及びその製造方法
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
CA2232843C (en) * 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
TW328645B (en) * 1997-04-14 1998-03-21 Chyng-Guang Juang The package for dual mode micro/nano-meter wave IC
US6580157B2 (en) * 1997-06-10 2003-06-17 Micron Technology, Inc. Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part
US5780923A (en) * 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
JP3036498B2 (ja) * 1997-12-08 2000-04-24 日本電気株式会社 半導体パッケージ
KR100381844B1 (ko) * 1998-08-31 2003-07-10 앰코 테크놀로지 코리아 주식회사 반도체패키지용써킷테이프
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지
US6385049B1 (en) * 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
JP3931855B2 (ja) * 2003-08-08 2007-06-20 株式会社日立製作所 電子回路装置
US7038308B2 (en) * 2004-08-17 2006-05-02 Delphi Technologies, Inc. Multi-path bar bond connector for an integrated circuit assembly
DE102009014794B3 (de) * 2009-03-28 2010-11-11 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines für Hochvoltanwendungen geeigneten festen Leistungsmoduls und damit hergestelltes Leistungsmodul
KR102341503B1 (ko) * 2018-09-21 2021-12-22 티에스아이 인코포레이티드 고온 응축 입자 계수기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1815989A1 (de) * 1968-12-20 1970-07-02 Semikron Gleichrichterbau Halbleiter-Anordnung
JPS57122592A (en) * 1981-01-23 1982-07-30 Tokyo Shibaura Electric Co Method of producing hybrid integrated circuit
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
JPS62235763A (ja) * 1986-04-07 1987-10-15 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63169747A (ja) * 1987-01-08 1988-07-13 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH0821662B2 (ja) * 1987-01-19 1996-03-04 日本電気株式会社 半導体装置用リ−ドフレ−ム
JPH02100356A (ja) * 1988-10-07 1990-04-12 Dainippon Printing Co Ltd 半導体リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660150U (ja) * 1993-01-14 1994-08-19 株式会社三井ハイテック 半導体装置

Also Published As

Publication number Publication date
EP0478240A2 (en) 1992-04-01
KR100241476B1 (ko) 2000-02-01
US5359224A (en) 1994-10-25
SG52332A1 (en) 1998-09-28
JPH04246853A (ja) 1992-09-02
EP0478241A3 (en) 1993-04-28
EP0478241A2 (en) 1992-04-01
KR920007160A (ko) 1992-04-28
KR920007132A (ko) 1992-04-28
EP0478240A3 (en) 1993-05-05

Similar Documents

Publication Publication Date Title
JPH04234155A (ja) 半導体装置
US6307161B1 (en) Partially-overcoated elongate contact structures
US5227232A (en) Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US6917107B2 (en) Board-on-chip packages
US6046075A (en) Oxide wire bond insulation in semiconductor assemblies
JPH0613502A (ja) 半導体集積回路チップ
JPH0321047A (ja) カプセル封じされた半導体パツケージ
US6242283B1 (en) Wafer level packaging process of semiconductor
US5229329A (en) Method of manufacturing insulated lead frame for integrated circuits
KR0163348B1 (ko) 집적 회로용 평형 캐패시턴스 리드 프레임 및 이의제조방법
US6033937A (en) Si O2 wire bond insulation in semiconductor assemblies
US20060125079A1 (en) High density package interconnect wire bond strip line and method therefor
JPH06132456A (ja) 半導体パッケージ用絶縁リードフレーム
JPH11503565A (ja) 集積回路装置を収容するための部品
JP2803656B2 (ja) 半導体装置
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JP2908330B2 (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JPH08274214A (ja) 半導体装置
JPH05326817A (ja) マルチチップパッケージ
JPH08115953A (ja) 半導体チップの実装方法
JP2784209B2 (ja) 半導体装置
JPS6118157A (ja) 半導体装置
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JPH02130946A (ja) 半導体装置
KR20250004425A (ko) 다중 전도 스킨 영역을 구비한 본딩 와이어 및 이를 포함하는 반도체 패키지