JPH0321047A - カプセル封じされた半導体パツケージ - Google Patents

カプセル封じされた半導体パツケージ

Info

Publication number
JPH0321047A
JPH0321047A JP2137327A JP13732790A JPH0321047A JP H0321047 A JPH0321047 A JP H0321047A JP 2137327 A JP2137327 A JP 2137327A JP 13732790 A JP13732790 A JP 13732790A JP H0321047 A JPH0321047 A JP H0321047A
Authority
JP
Japan
Prior art keywords
lead frame
conductors
chip
conductor
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2137327A
Other languages
English (en)
Other versions
JPH0785500B2 (ja
Inventor
William C Ward
ウイリアム・キヤロル・ワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0321047A publication Critical patent/JPH0321047A/ja
Publication of JPH0785500B2 publication Critical patent/JPH0785500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、ワイア接合された半導体チップのパッケージ
ングに関する。特に、リードフレームとチップ端子間を
電気的に接続するために用いられる配線が互いに交差す
ることがなく、したがって潜在的な機構」二の欠陥をな
くしているワイア接合チップに関する。
Ｂ．従来の技術及び発明が解決しようとする課題ワイア
接合技術は、保護コーティングの目的でチップをカプセ
ル封じする前に半導体チップにリードを位置決めし、固
定するために長い間用いられてきた。
このような技術は、一般的に半導体チップがカプセル封
しされる前に取りつけられるリードフレームを採用して
いる。金を使った配線は、半導体チップの表面上の端子
を、対応するリードフレーム導体に接続するために用い
られる。
一般に、最初の設計は、これらの配線が規定された長さ
以内に保たれるようなものである。実際に行なわれてい
る良好な例は、配線の長さは最小限にされるべきであり
、配線の直径の１００侶を越えないようにされるべきこ
とを指示している。
しかしながら、新しいチップの設計が必要に応じて為さ
れるとき、従来拉術例えば、、より高密度のパッケージ
内にチップを積み重ねたり若しくは既存のチップを交換
するために新たに設計が為されるとき、設計上↑つ以上
の新しい端子位置が必要とされるのに、外部回路若しく
はａ械的要｛’ｌ＝は外部リートフレーム導体が同じ位
置に残っていることを必要とすることがしばしば生じる
。
このような場合、種々のそのような他のワイアと交差し
得る大変長いワイアが考慮される可能性があった。この
ような長いワイアが使用されるならば、これらの長いワ
イアは、リードフレーム導体からチップ表面の個々の端
子へ進むので、ｑ１ましくない効果が特に次のカプセル
到し工程中に発生し得る。例えば、カプセル到じ工程中
、その．ｌ：うな長いワイアは変形したり、交差してい
るワイアのうち１つ若しくはそれ以上と短絡する蓋然性
がある。カプセル封じ工程中のそのような短絡の蓋然性
は、交差しているワイアの長さ及び交差するワイアの数
に応じて増大する。
本発明の目的は、改良された機械的及び静気的３ 性能をイ了する実装半導体チップを提供することにある
。
本発明の他の目的は、リードフレーム導体が容易かつ安
全に多くの異なるチップ端子に接続されることができ、
それによって異なる半導体チップに、同外部リードフレ
ームを使用できる半導体チップパッケージを提供するこ
とにある。
さらに、本発明の別の目的は、高い信頼性を持つ半導体
パッケージを提供することにある。
Ｃ．課題を解決するための手段 その上に端子の付いた主要表面を有している半導体チッ
プがカプセル封じする材料内部に配置され、そして複数
の自立した、一体的な、個別の、そして連続的な金属シ
ート材から形戒されたり一ドフーレーム導体がチップの
回りの種々の位置に配置され、カプセル封じする材料の
外に片持ちばり式に突出したカプセル封じされた半導体
モジュールにおいて上記本発明の目的が達威される。そ
の結果、個別のワイアは、前記導体のうち個々の導体を
前記端子のうち個々の端子に接続させるた４ めに用いられ得る。本発明において、平行な導体に前記
リードフレーム導体のうちの選択された１つをジャンプ
ワイアで接続することによって、若しくは短いワイアを
用いて所望の端子に平行な導体を接続することによって
極端に長い接合ワイアを用いなくてもよい。
Ｄ．実施例 カプセル封じの一部分が収り除かれている、半導体チッ
プｌ４を含んでいる半導体パッケージ１２が第１図に示
されている。当該チップ１４は、リード若しくは導体１
８が接合ワイア１Ｇによって半導体チップ１４の表面」
一の個々の端子１７に電気的に接続される多数の導体リ
ードフレーム１５を支持している。
材料１９によるカプセル封じの間、導体１８は、第１図
において想像線で示されているリードフレーム棒によっ
て単体として支持されている。カプセル封じの後、材料
１９は固められ、このリードフレーム棒２０は取り除か
れる。
本書で用いられているリードフレームの詔は、半導体技
術の分野において明確な意味を有している。この様なリ
ードフレームの材料、厚さ、強さ等は、当業者に長い間
知られているので、リードフレームという語を用いれば
このような物品を購入するためには充分である。本質的
にリードフレームの語は、特有の機械的強度の必要条件
を満たすためにシート材及び十分な大きさと強度で形成
された金属構造、好ましくは、滴板銅合金を意味する。
例えば、このようなリードフレームは、１９８５年４月
の’　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｉ　ｎｔｅｒｎａ
ｔｉｏｎａｌ　Ｊにおいて論じられている。本発明に係
るリードフレームは、一般的に１．２７ｘｌＯ−２ｃｍ
乃至３．８１ｘｌＯ−２ｃｍの厚さがあり、２．　０　
３　２ｘｌ　Ｏ−２ｃｍ乃至４．３１８ｘｌＯ−２ｃｍ
の幅を持つ多くの指若しくは導体から構威されている。
これらの導体は、うまく取り扱え、そしてソケットに挿
入され若しくはプリント回路基板にはんだ付けされるべ
きために十分な機械的強度を持っている。
第１図に示すように、リードフレーム導体１８の内側部
分は、半導体チップ１４の上方に延在しているが、絶縁
体として及び／又はアルファ粒子障壁としても機能し得
る抑入体２２によって半導体チップ表面から分離されて
いる。
この抑入体２２もアルファ粒子障壁であることが望まれ
るとき、押入体２２は、１７５゜　Ｃの温度で熱的安定
性を有しているボリマー膜で構威されるべきであり、例
えば、ナトリウム、カリウム、そしてリンを含んでいる
ハロゲン化合物及び活性金属のようなイオン化可能種を
含まない。ポリイミド膜は、アルファ粒子障壁としての
そのような使用に適している。そのようなポリイミド膜
の一つが、カプトン（Ｋａｐｔｏｎ）という商標を付さ
れて販売されている。望ましくは、このようなカプトン
膜は、その厚さが２．５４ｘｌＯ−３ｃｍ乃至５．０８
ｘｌ　Ｏ−３ｃｍの間であるべきであり、アルミナ若し
くはシリコン窒化物によって熱的に高められ得る。
押入体層２２は、電気的に絶縁している限り、単独で接
着性層に或り得る。そのような接着性層は、リードフレ
ーム導体若しくは半導体チップ１７ ４の最上部活性表面、すなわち、チップ端子１７を含ん
でいる上記チップの主要上部表面に使用される。チップ
に短絡の可能性が絶対にないことを保証するために、上
記チップがこの不動態化している絶縁接着性層で被覆さ
れるという事実にもかかわらず、リードフレーム導体と
半導体チップとの間に位置決めされた誘電性挿入体をさ
らに使用するのが好ましい。そのような挿入体が使用さ
れるとき、接着性層が適当な接着性材料で押入体の両表
面に付着されるべきである。半導体チップ若しくは誘電
性押入体にリードフレーム導体を取りつけるために使用
して適している接着性材料は、エボキシ、アクリル、そ
してポリイミドーブチル：フェノールのようなフェノー
ルを含んでいるポリイミドのグループから選択され得る
。
一旦、リードフレームがチップ表面に対して適切に切断
されると、ワイア１６は選択されたリードフレーム導体
１８のの先端に接合され及び選択されたチップ端子ｌ７
に接合される。各ワイアは、選択されたリードフレーム
導体の先端から選択さ８ー れたチップ端子まで延在している。第１図に示されるよ
うに、一旦、所望のワイア接合が適切に為されると、デ
バイスは、周知のバケツケージ技術を用いている適切な
プラスチック材料でカプセル封しされる。組立体（デバ
イス）のカプセル封じに続いて、リードを支持し、カプ
セル封じの間必要とされるリードフレーム棒２０が取り
除かれる。
このリードフレーム棒２０は、リー卜フレーム↑５に剛
性を伝えるため、及びカプセル封じする材料の流れを制
限するため、リードフレーム１５の導体１８に接続する
ために、元々設けらたものである。リードフレーム棒２
０は取り除かれているで、図面上、想像線で示されてい
る。
このリードフレーム棒２０の除去に続いて、カプセル封
じ体１９の外に延在しているリードフレーム導体１８の
一部分は所望の形状に形成され得る。
前述のように、個々の端子１７は、ワイアｌ６によって
個々の導体１８に接続される。リードフレーム導体１８
の形態は、ワイア１７の長さが、約２．０３２ｘｌ〇一
’　ｃ　ｍ以下の長さに維持されるというようなのが好
ましい。これらのワイア１７の長さを最小限にすること
は、単に実装半導体チップの電気的性能を改善するだけ
でなく、さらにパッケージ中の他の要素に対するワイア
の破損若しくは短絡の可能性を少なくしているワイアに
、より大きな剛性を与える。
ワイアをもっとも短くすることが好ましいので、最初の
半導体チップの設計及びリードフレームの設計は、通常
、そのようなワイアをできるだけ短く、そして２．０３
２ｘｌ〇一”ｃｍ以内の長さであることを保証するよう
に行なわれる。第１図に示された構造において、ワイア
１６は、中央部材に端子バッド１７の大部分を配置する
ことによって短い形態で保持される。この配置は、単に
チップ内部で電導チャネルの長さを縮小することによっ
てチップそれ自体のインピーダンスを減少させるだけで
なく、時間遅延、信号ノイズ等を減少させる。
所定の理由のために、第１図に示されたチップの設計が
、例えば、異なる要求に適合するチップを作るため、若
しくは異なる速度を保証するため、若しくは設計上なさ
れた誤りを訂正する１二めに、無駄なく設計されること
ができないか若しくは再設計されるべきであるとき、時
々特定のチップ端子パッドを再配置する必要がある。し
たがって、例えば第１図に示すように、リードフレーム
導休１８ａは、ワイア１６ａによって近くの９．％ｌ子
１７ａに接合される。実際上、端子１７ａは、チップの
再設計の理由で、削除され、そして機能的に再配置され
なければならないということが想定される。
第２図は、例えば、この設計変更に適応させている従来
技術による方法を説明するだめのものである。第２図で
は、端子１．７ａが除去され、次に導体１．　８　ａは
、導体１８ｂとパッド１７ｂ間に接続されたワイア］．
６ｂ及び導体１−　８　ｃとパッド１７ｃとの間に接続
されたワイア１６ｃと交差ずる非常に長いワイア２４に
よって一定の間隔を置いて、新しく形成された端子１７
ｄに接続されて１１ いることを除き第１図に示されたのと同じ構造が示され
ている。ワイア２４は、かなり長く、そして交差し、若
しくはこれら二つの追加されたワイア、即ち、１６ａ及
び１６ｂのすぐ近くに近接されるので、カプセル封じ中
、このワイア２４の歪みは、交差したワイア１６ａ若し
くは１６ｂのいずれか一方若しくは両方と接続し若しく
は短絡し得るようにワイア２４を曲げさせたり変形させ
たりし得る。したがって、パッケージされたチップ内に
損傷を引き起こしている。このことは避けられるのが望
ましい。
第３図は、この長いワイア２４が完全に除去された本発
明を示しており、その除去に関して、構造上の欠陥は上
述した。第３図において、平行な導体１８ａ及び１８ｄ
は、それぞれＴの字に似た延在部若しくは突出部３０及
び３１を備えている。
これらの突出部３０及び３ｌは、お互いに向かって及び
中間にある導体１８ｂに向かって延在している。特有の
短いジャンプワイア３２は導体１８ｂ」二にかかってお
り、２つの突出部３０及び３１１２ に接続している。その」二、離れた、そして特有の短い
ワイア３３は、新しく形成された端子１７ｄにリード１
８ｄを接続させている。導体］．　８　ｄがいかなる外
部ユニットとも接触しないこと及びリード１８ａだけが
ワイア３２及び３３を経由して新しく形成された端子］
．７ｄに情報を供給することを保証するために、導体］
−　８　ｄの端部はカプセル封じ後、交差部材２０の除
去中に切り取られ得る。
したがって、これらの延在した突出部及び未使用のリー
ドは、短いワイア３２及び３３と共に第２図に示すよう
に、長い望ましくないワイア２４と取り替える。次に、
この設計は、再配置されたワイアの長さがどのようしこ
して制御され得るかについての方法を提供している。本
発明は、そのため接合するワイアの長さがいちじるしく
縮小され、さらに極端に多数の他の導体のブリッジが除
去され得るような方法で、リードフレーム導体が再設計
され得ることを開示している。
各々延在した突出部は、それにワイアの接合を適応させ
るための大きさを持っていることのみ必要であって、他
の突出部に対して著しく離れて延在している必要がない
ことは明らかである。さらに、係る突出部は、リードフ
レーム導体上の適所に配置され得る。
Ｅ．発明の効果 本発明によれば、リードフレーム導体と半導体チップ間
を接続するワイアの長さを最小限にすることができるた
め、ワイアが変形したり、電気的に短絡するおそれがな
く、信頼性の高い半導体パッケージを得ることが出来る
。
【図面の簡単な説明】
第１図は、ワイアが接着されたカプセル封じされた半導
体チップの概略図であり、リードフレーム導体、半導体
チップチップ端子及びリードフレーム導体をチップ端子
に接続するために用いられたワイアが外から見えるよう
にさらすためにカプセル封じに用いた材料の一部分が取
り除かれている。 第２図は、半導体チップ表面上の端子配置における設計
変更のために再び経路を作った１本の長いワイアを有す
る第１図の半導体チップを示している。 第３図は、第２図に示された長いワイアの弊害を避ける
ために本発明の１実施例が用いられている第２図の再設
計された半導体チップを示している。 １２・・・半導体パッケージ、１４−・・半導体チップ
、１７ｂ，１７ｃ、１７ｄ・・・端子、１８−−　・リ
ードフレーム、１８ａ，１８ｂ，１８ｄ・・・リードフ
レーム導体、１９・・・カプセル封じ用材料、３０、３
１・−・突出部、３２、３３・・・ワイア。

Claims (5)

    【特許請求の範囲】
  1. （１）端子を上部に持っている主要表面を有し、カプセ
    ル封じ用材料内部に配置された半導体チップと、 前記チップの回りに間隔を置いて配置され、そしてカプ
    セル封じ用材料の外に突出した複数の個別の連続リード
    フレーム導体と、 前記導体のうち選択された導体を前記端子のうち選択さ
    れた端子に接合するようにしている個別のワイアを含み
    、 前記リードフレーム導体の少なくとも１つが、前記１つ
    の導体と前記他の導体を接続している個別のワイアによ
    って前記リードフレーム導体の他の１つに接続されてい
    ることを特徴とするカプセル封じされた半導体パッケー
    ジ。
  2. （２）リードフレーム導体とチップ端子間に接合された
    前記個別のワイアが金で形成されていることを特徴とす
    る請求項（１）記載のカプセル封じされた半導体パッケ
    ージ。
  3. （３）前記リードフレーム導体が前記主要表面上に絶縁
    して配置されていることを特徴とする請求項（２）記載
    のカプセル封じされた半導体パッケージ。
  4. （４）前記リードフレーム導体の少なくとも２つが、前
    記リードフレーム導体間でワイア接合を支持するために
    配置された領域に設けられていることを特徴とする請求
    項（１）記載のカプセル封じされた半導体パッケージ。
  5. （５）前記領域が前記リードフレーム導体の端部から間
    隔を置かれていることを特徴とする請求項（４）記載の
    カプセル封じされた半導体パッケージ。
JP13732790A 1989-05-30 1990-05-29 カプセル封じされた半導体パツケージ Expired - Fee Related JPH0785500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US358992 1989-05-30
US07/358,992 US4916519A (en) 1989-05-30 1989-05-30 Semiconductor package

Publications (2)

Publication Number Publication Date
JPH0321047A true JPH0321047A (ja) 1991-01-29
JPH0785500B2 JPH0785500B2 (ja) 1995-09-13

Family

ID=23411876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13732790A Expired - Fee Related JPH0785500B2 (ja) 1989-05-30 1990-05-29 カプセル封じされた半導体パツケージ

Country Status (4)

Country Link
US (1) US4916519A (ja)
EP (1) EP0400324A3 (ja)
JP (1) JPH0785500B2 (ja)
CA (1) CA1300761C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059613A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
US5164815A (en) * 1989-12-22 1992-11-17 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
US5115298A (en) * 1990-01-26 1992-05-19 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
US5227661A (en) * 1990-09-24 1993-07-13 Texas Instruments Incorporated Integrated circuit device having an aminopropyltriethoxysilane coating
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JPH05114685A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp 半導体装置
US5229639A (en) * 1991-10-31 1993-07-20 International Business Machines Corporation Low powder distribution inductance lead frame for semiconductor chips
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5250840A (en) * 1992-02-24 1993-10-05 Samsung Electronics Co., Ltd. Semiconductor lead frame with a chip having bonding pads in a cross arrangement
JP2677737B2 (ja) * 1992-06-24 1997-11-17 株式会社東芝 半導体装置
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
US5529474A (en) * 1992-09-25 1996-06-25 Texas Instruments Incorporated System for preheating a molding compound
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
JPH0794539A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
USD357901S (en) 1993-09-27 1995-05-02 Telefonaktiebolaget Lm Ericsson Power supply unit
US6236107B1 (en) * 1994-04-29 2001-05-22 Texas Instruments Incorporated Encapsulate resin LOC package and method of fabrication
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
KR0148080B1 (ko) * 1995-07-31 1998-08-01 김광호 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
US6281044B1 (en) 1995-07-31 2001-08-28 Micron Technology, Inc. Method and system for fabricating semiconductor components
TW315491B (en) * 1995-07-31 1997-09-11 Micron Technology Inc Apparatus for applying adhesive tape for semiconductor packages
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JP2002533915A (ja) * 1998-12-22 2002-10-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ チップと完全に包囲された接続手段と、を有するデータ保持器
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
SG102591A1 (en) 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
US6664649B2 (en) 2001-02-28 2003-12-16 Siliconware Precision Industries Co., Ltd. Lead-on-chip type of semiconductor package with embedded heat sink
US7629675B2 (en) 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
USD859334S1 (en) * 2017-10-26 2019-09-10 Mitsubishi Electric Corporation Semiconductor device
JP1632999S (ja) * 2018-06-12 2019-06-03
USD888673S1 (en) 2018-06-26 2020-06-30 Rohm Co., Ltd. Semiconductor module
JP1641098S (ja) 2018-06-26 2019-09-09
JP1646470S (ja) * 2019-05-14 2019-11-25
USD920264S1 (en) * 2019-11-27 2021-05-25 The Noco Company Semiconductor device
USD932452S1 (en) * 2019-11-27 2021-10-05 The Noco Company Semiconductor device
JP1725616S (ja) * 2022-02-25 2022-09-26 半導体モジュール
USD1098055S1 (en) * 2022-12-02 2025-10-14 Semiconductor Components Industries, Llc Power module package
JP1769849S (ja) * 2023-09-11 2024-05-08
JP1769848S (ja) * 2023-09-11 2024-05-08
JP1769931S (ja) * 2023-09-11 2024-05-08

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241959A (ja) * 1985-04-18 1986-10-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体モジユ−ル
JPS6441149U (ja) * 1987-09-08 1989-03-13

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7018378A (ja) * 1970-12-17 1972-06-20
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
JPS61248456A (ja) * 1985-04-25 1986-11-05 Nec Corp 混成集積回路装置及びそれに使用するリ−ドフレ−ム
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JPS62293748A (ja) * 1986-06-13 1987-12-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US4812896A (en) * 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
US4771330A (en) * 1987-05-13 1988-09-13 Lsi Logic Corporation Wire bonds and electrical contacts of an integrated circuit device
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
JPS63308331A (ja) * 1987-06-10 1988-12-15 Nec Corp 半導体装置
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
US4818895A (en) * 1987-11-13 1989-04-04 Kaufman Lance R Direct current sense lead
JPH023954A (ja) * 1988-06-21 1990-01-09 Nec Corp 集積回路装置
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241959A (ja) * 1985-04-18 1986-10-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体モジユ−ル
JPS6441149U (ja) * 1987-09-08 1989-03-13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059613A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0400324A3 (en) 1992-04-15
CA1300761C (en) 1992-05-12
JPH0785500B2 (ja) 1995-09-13
EP0400324A2 (en) 1990-12-05
US4916519A (en) 1990-04-10

Similar Documents

Publication Publication Date Title
JPH0321047A (ja) カプセル封じされた半導体パツケージ
US5715147A (en) Semiconductor device having an interconnecting circuit board
US4965654A (en) Semiconductor package with ground plane
US4862245A (en) Package semiconductor chip
US20020089070A1 (en) Apparatus and methods for coupling conductive leads of semiconductor assemblies
JPS61241959A (ja) 半導体モジユ−ル
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JPH08125094A (ja) 電子パッケージおよびその製造方法
JPH1093001A (ja) 半導体パッケージおよびその製造方法
JPH05198612A (ja) 半導体装置及びその製造方法
JPH0455341B2 (ja)
US5796162A (en) Frames locking method for packaging semiconductor chip
JPS60167454A (ja) 半導体装置
JPH0574831A (ja) 半導体装置
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2806168B2 (ja) 樹脂封止型半導体装置
JPH0684991A (ja) 半導体装置
JP2002110889A (ja) 半導体装置及びその製造方法
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH04114438A (ja) 半導体集積回路装置
JP2990120B2 (ja) 半導体装置
JP2924858B2 (ja) リードフレームとその製造方法
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
JPH0234960A (ja) 半導体装置及びその形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees