JPH0423449A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はエピタキシャル技術を用いた半導体装置の製
造方法特に、素子領域および分離領域の製造方法の改良
に関するものである。

〔従来の技術〕

従来、シリコン半導体素子の素子分離方法としてはシリ
コンを選択的に酸化させて絶縁膜を形成する選択酸化法
ＣＬＯＣＯ３法）が広く用いられてきている。しかしこ
の方法では“鳥のくちばしくＢｉｒｄ’ｓ　ｂｅａｋ）
　”と呼ばれる、酸化膜非酸化領域への食い込みが起こ
り素子形成面積が減少してしまうことや、“鳥の頭（ｂ
ｉｒｄ’ｓ　ｈｅａｄ）“と呼ばれる酸化膜の段差の発
生などで、高集積化や素子の平坦化に対して問題となっ
ている。そのため、ＬＯＣＯ３法によらない分離方法の
一つとして、半導体基板表面に絶縁膜を堆積し、パター
ニングにより開口部を形成してシリコン表面を露出させ
、開口部に単結晶層をエピタキシャル成長をさせること
により素子領域・分離領域を形成・決定する方法（Ｎｏ
ｎ−ＬＯＣＯ３法と称する）が開発されてきている。

この方法を用いた半導体装置の製造方法の一例として、
１９８３年Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒ
ｏｎ　Ｄｅｖｉｃｅ　Ｍｅｅｔｉｎｇ（ＩＥＤＭ）　　
５５〜５８ページに記載された半導体装置の製造方法に
おける主要工程の断面図を第２図（ａ）〜（ｆ）に示す
とともに、以下その工程を説明する。

図において、１はＰ型半導体基板、２はＮ＋型埋め込み
層、３はＰ＋型チャネルストッパー領域、９０は絶縁膜
である。

まず、Ｐ型半導体基板１上に写真製版工程によって感光
レジストをパターニングし、これを注入のマスクとして
砒素（ＡＳ）などのＮ型不純物（ドナー）を注入するこ
とにより半導体基板１表面に選択的にＮ゛型埋込み層２
を形成する。次に、上記と同様にしてホウ素（Ｂ）を選
択的に注入し半導体基板１表面にＰ＋型チャネルストッ
パー領域３を形成する。そしてこの半導体基板１上全面
に化学的気相成長法（ＣＶＤ法）により絶縁膜９０を１
μｍ堆積した後、素子形成領域（活性領域）およびコレ
クタ電極引き出し領域となる領域に相当する部分の絶縁
膜９０をエツチングして開口部８１を形成する（図（ａ
））。

次に、１μｍのＮ型エピタキシャル成長層を形成する。

このとき上記開口部８１内で単結晶層４ａ、４ｂが形成
されると同時に、残存する絶縁膜９０ａ〜９０ｃに覆わ
れた領域上では多結晶層５ａ〜５ｃが形成される。その
後、単結晶層４ａ。

４ｂおよび多結晶層５ａ〜５ｃの表面に薄い酸化膜及び
シリコン窒化膜からなる二層膜６を形成する（図（ｂ）
）。

次に、図（Ｃ）に示すように感光レジスト７を用いて平
坦化した後、図（ロ）に示すように、イオン・ミリング
法により、感光レジスト７、二層膜６および多結晶層５
ａ〜５ｃを、絶縁膜９０ａ〜９０ｃ上の多結晶層５ａ〜
５ｃが５００　ｎｍになるまで順次エツチングする。

このとき、単結晶からなるエピタキシャル層４ａ、４ｂ
が形成された絶縁膜９ｏの開口部８１の凹部には二層膜
６をはさんで感光レジスト７が埋まっている。

次に、上記開口部８１の凹部に残った感光レジスト７を
注入マスクとして、ホウ素（Ｂ）を全面に注入した後、
多結晶層５ａ〜５ＣをパターニングすることによりＰ＋
型外部ベース領域８ａ、８ｂおよびＰ＋型ベース引き出
し層５ａ′を形成する。その後感光レジスト７を除去し
、残存する二層膜６を酸化マスクとして引き出し層５ａ
′の表面を酸化して絶縁膜９を形成し、窒化膜と酸化膜
からなる二層膜６のうち窒化膜を除去する。この酸化に
より二層膜６で覆われた領域の多結晶層５表面部分には
酸化が徐々に進行しバーズビーブ様の酸化膜が形成され
、この酸化膜により、後の工程で形成される多結晶エミ
ツタ層およびエミッタ電極はベースの引き出し部分と分
離される。

そして、ホウ素（Ｂ）を注入して熱拡散することにより
真性ベース領域１０を形成する。そして、酸化膜のみと
なっている二層膜６の厚さ分だけ全面エツチングを行な
うことによりエミッター電極とコレクタ電極のための開
口がセルファライン的に形成される（図（ｅ））。

次に、ベース電極の開口部形成のために引き出し層５ａ
′上の酸化膜９を選択的にエツチングし、１Ｃ さらに全面に不順物を含まない多結晶シリコン層１１を
形成し、砒素（Ａｓ）を含んだガラス１２より多結晶層
１１を通して砒素（Ａｓ）を拡散し、Ｎ゛型エミッター
領域１３が形成される（図（ｆ））。

最後に、砒素入りガラス１２を除去し、多結晶層をパタ
ーニングし、配線形成工程により各電極を構成する。

〔発明が解決しようとする課題〕

従来の半導体装置の製造方法は以上のように構成されて
いるので、Ｎ＋型埋め込み層２およびＰ“型チャネルス
トッパー領域３を別々の注入により形成するため２回の
写真製版工程が必要であり、工程数が多く、またパター
ニングにおける位置合わせのための余裕が必要であるた
め集積度向上に対する課題となっている。

また、Ｎ＋型埋め込み層２は水平方向および下方に広が
っており、Ｐ型基板１との間でＰＮ接合を構成する面積
が広く、埋め込み層２一基板１間の寄生容量が大きくな
りトランジスタの高速動作に対する課題となっている。

さらに埋め込み層２Ａ− の不純物分布は製造工程における熱処理に依存するため
、熱処理が変化する度に容量値が変化し、素子設計やシ
ュミレーションをやり直す必要があり開発期間の短縮に
対する課題にもなっている。

ところでこの解決策として、例えば、近年用いられてき
ている溝型分離法を採用することが考えられるが、現在
までに開発されている溝型分離の形成方法は一般的に、
溝型分離形成と素子形成とが別々の製造段階においてな
されている。従って、単に溝型分離法を適用したのでは
製造工程数が増加することとになり、開発期間の短縮に
対する課題が発生することになる。

本発明は上記のような課題点を解消するためになされた
もので、写真製版工程数を増加させることなく、素子の
集積度を向上させると共に、素子の埋め込み層−基板間
寄生容量を低下させ、さらに該寄生容量の熱処理依存性
を低減し、素子開発期間を短縮することができる半導体
装置の製造方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、素子分離方法
として溝型分離法を採用するとともに、溝型分離領域形
成工程における溝内部の充填にエピタキシャル成長工程
において絶縁膜上に形成される多結晶層を用い、さらに
イオン注入によって多結晶層の一部に絶縁物を形成して
溝内部と溝上部の多結晶層とを電気的に分離するように
したものである。

〔作用〕

この発明においては、素子分離方法として溝型分離方法
を用いているので埋め込み層の大きさは溝によって決定
され写真製版工程の位置合わせの余裕を必要とせず集積
度が向上する。

また、埋め込み層の側面は溝と接触しているので、埋め
込み層−基板間の寄生容量は埋め込み層の底面のみで発
生することとなり寄生容量値を低減させ、さらに底面の
みで容量値が決定されるようにすることにより熱処理が
変化しても容量値が変化することがない。

また、エピタキシャル成長工程において、絶縁膜を除去
した開口部の半導体基板表面上に単結晶層を形成すると
同時に、溝部分に多結晶層を形成するので、素子形成領
域の形成と溝型分離領域の充填を同時に行ない工程を簡
略化できる。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明の一実施例による半導体装置の製造方法
の主要工程における断面図を示し、第２図と同一符号は
同一または相当部分を示し、８０は分離領域となる溝、
８１は開口部、９１は溝内壁酸化膜である。

次に製造方法について説明する。

まず、Ｐ型半導体基板１全面に砒素（Ａｓ）などのＮ型
不順物（ドナー）を注入してＮ＋型埋め込み層２を形成
する。次いで全面にＣＶＤ法により絶縁膜９０を堆積し
、溝型分離領域用の溝を形成するのに反応性イオンエツ
チングにより絶縁膜９０を選択的にエツチングする（図
（ａ））。

次に、上記絶縁膜９０ａ〜９０ｃをエツチングのマスク
としてＰ型半導体基板１を異方性エッチングして分離領
域となる溝８０を形成する。さらにこの溝８０の内壁に
内壁酸化膜９１を形成し、全面にホウ素（Ｂ）を注入し
てＰ＋型チャネルストッパー領域３を形成する。このと
きイオン注入の注入深さを絶縁膜９０の厚さより小さく
設定することにより、絶縁膜９０で覆われた領域ではホ
ウ素（Ｂ）イオンは絶縁物９０中に止まり、溝の底部に
のみホウ素イオン（Ｂ）がセルファライン的に注入され
チャネルストッパー領域３が形成される（図い））。

次に、後に素子形成領域およびコレクタ電極引き出し領
域となる領域に相当する部分の絶縁膜９０を選択的に除
去し開口部８１を形成する（図（Ｃ））次に、１μｍの
Ｎ型エピタキシャル成長を形成することにより、開口部
８１では単結晶層４ａ。

４ｂが、一方絶縁膜９０ａ〜９０ｃに覆われた領域上で
は多結晶層５ａ〜５Ｃが成長する。この工程において溝
型分離領域の溝８０は多結晶層により埋め込まれること
となる。そして、上記単結晶および多結晶層両頭域の表
面を薄く熱酸化した後、ＣＶＤ法により全面にシリコン
窒化膜を堆積することで、窒化膜と酸化膜からなる二層
膜６を形成する（図（ｄ））。

次に、図（ｅ）のように感光レジスト７を用いて平坦化
した後、図げ）のようにイオン・ミリング法により感光
レジスト７、二層膜６および多結晶層５を、絶縁膜９０
ａ〜９０ｃ上の多結晶層５ａ〜５Ｃが５００　ｎｍにな
るまでエツチングする。このとき、単結晶であるエピタ
キシャル層が形成された絶縁膜９０の開口部８１にでき
た凹部には二層膜６をはさんで感光レジスト７が埋まっ
ている。

次に、感光レジスト７を注入マスクとしてホウ素（Ｂ）
を全面注入し、多結晶層５ａ〜５ｃをＰ“型にするとと
もにＰ＋型外部ベース領域８ａ。

８ｂを形成する。そして感光レジスト７を除去し、再度
感光レジストを塗布して溝の上部領域に相当する部分の
レジストを除去した後、絶縁膜９０ａ上方の多結晶層５
ａの厚さ（５００ｎｍ）よりも注入深さが深くなるよう
にして、例えば酸素（０）イオン４０を全面注入する（
図（匂）。これにより酸素（０）イオン４０が注入され
たところの多結晶層５ａ、５ｃの一部は絶縁物（酸化物
）１００となり、溝に埋め込まれた多結晶層と溝上の多
結晶層が電気的に分離される。

次に、多結晶層５ａ〜５ｃをパターニングすることによ
りＰ型゛ベース引き出し層５ａ’を形成する（図（５）
）。

以降の工程（図（ｉＬ　（ｊ））は従来技術の項で述べ
た工程（第２図（ｅ）、　（ｆ））と同じであるのでこ
こではその説明は省略する。

なお、上記実施例では分離領域を作成するのに酸素イオ
ンを用いて説明したが、この分離領域は上下の多結晶層
を分離するだけであるので電気的な絶縁物を構成できる
イオン種であれば良く酸素に限られるものではない。

また、上記実施例は半導体素子の製造方法について適用
したものであるが、エピタキシャル成長を用いる素子で
あれば他のものでもよい。

また第１図（ｉ）以降の工程であるベースとエミッタ分
離方法、エミッタ形成のための不純物拡散力法、電極形
成方法などには拘らないことは言うまでもない。

〔発明の効果〕

以上のように、この発明に係る半導体装置の製造方法に
よれば、素子の分離構造として溝型分離法を用いている
ので素子の高集積化と、寄生容量の容量値およびその熱
処理依存性を低減することができる。

また、素子領域を形成・決定するためのエピタキシャル
成長時において絶縁膜上に形成される多結晶膜を用いて
溝の充填を行っているので、分離領域形成と素子領域形
成とを同時形成することができ、さらに溝型分離形成に
伴って増加する２回の写真製版工程を、溝型分離法の採
用により埋め込み層およびチャネルストッパー層形成用
の写真製版工程の削除とによって相殺できるため、溝型
分離採用に伴う工程数の増加を押さえることができると
いう効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｊ）は本発明の一実施例における半導
体装置の製造方法の主要工程における断面図、第２図（
ａ）〜（ｆ）は従来例の半導体装置の製造方法の主要工
程における断面図を示したものである。 図において、１はＰ型半導体基板、２はＮ型埋め込み層
、３はチャネルストッパー領域、４は単結晶層、５は多
結晶層、５ａ′はベース引き出し層、６は窒化膜と酸化
膜からなる二層膜、７は感光レジスト、８はＰ＋型外部
ベース領域、９は酸化膜、１０はＰ型真性ベース領域、
１１は不順物を含まない多結晶層、１２は砒素（Ａｓ）
を含んだガラス、１３はＮ＋型エミッタ領域、８０は溝
、９０は絶縁膜、９１は溝内壁酸化膜、１００は絶縁物
。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基体に表面が絶縁膜で覆われた溝内壁を形
   成する工程と、 半導体基体の一主面に側面表面が絶縁膜からなる開口部
   を形成する工程と、 該開口部内において半導体基体表面より単結晶半導体層
   を、上記開口部外において多結晶半導体層を同時に形成
   する工程と、 上記多結晶半導体層の一部に絶縁物を、溝に埋め込まれ
   た多結晶半導体を上下に分割するように形成する工程と
   を含み、 上記多結晶半導体層によって上記溝を埋め込むことを特
   徴とする半導体装置の製造方法。