JPH0423459B2 - - Google Patents

Info

Publication number
JPH0423459B2
JPH0423459B2 JP61141856A JP14185686A JPH0423459B2 JP H0423459 B2 JPH0423459 B2 JP H0423459B2 JP 61141856 A JP61141856 A JP 61141856A JP 14185686 A JP14185686 A JP 14185686A JP H0423459 B2 JPH0423459 B2 JP H0423459B2
Authority
JP
Japan
Prior art keywords
pseudo
identification data
clock
signal
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61141856A
Other languages
English (en)
Other versions
JPS62298255A (ja
Inventor
Toshiro Sakane
Noboru Iizuka
Takanori Iwamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61141856A priority Critical patent/JPS62298255A/ja
Priority to EP87108625A priority patent/EP0249931B1/en
Priority to DE87108625T priority patent/DE3787217T2/de
Priority to CA000539900A priority patent/CA1261928A/en
Priority to US07/063,479 priority patent/US4788696A/en
Publication of JPS62298255A publication Critical patent/JPS62298255A/ja
Publication of JPH0423459B2 publication Critical patent/JPH0423459B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、多値QAM（直交振幅変調）方式に
用いられる識別装置において、厳しい帯域制限を
加えた変調信号を復調時の識別データビツトのク
ロツクタイミングの誤差を無くすために、識別デ
ータビツト別の擬似識別データビツトを追加して
クロツクタイミングを補正し、常に正確な識別動
作が得られるようにしたものである。
〔産業上の利用分野〕
本発明は、識別装置に関し、特に多値QAM方
式の復調動作に用いられる識別装置の改良に関す
るものである。
デイジタル無線通信分野では、周波数利用の効
率を上げるため16QAM、64QAM、256QAM等
の多値変復調方式等の開発が行われているが、こ
れに伴い、受信信号の識別誤り率が高くなるため
識別装置の改善が必要になつている。
〔従来の技術〕
従来の識別装置の概略構成が第４図に示されて
おり、復調器DEMによつて復調されたＩ（同相）
信号と、Ｑ（直交）信号をそれぞれ増幅器AMP１
及びAMP２で増幅した後、このアナログ信号
（アイアパーチヤ信号）を或る時間内にサンプリ
ングするために必要なクロツク移相器CPS（クロ
ツク信号は復調器DEMを介して受信信号から抽
出する）によりＡ／ＤコンバータＣ１及びＣ２で
それぞれＩ信号の識別データ及びＱ信号の識別デ
ータが出力される。この場合、Ｉ信号又はＱ信号
の片チヤネルについて、16値QAM方式では２ビ
ツト、64値QAM方式では３ビツト、256値QAM
方式では４ビツトがＡ／Ｄコンバータから出力さ
れる識別データビツトとなる。
即ち、例えば64値QAM方式の場合には第５図
にＩ信号（又はＱ信号）を示すように、識別デー
タビツトＤ１では復調されたアナログ信号により
形成されるアイアパーチヤの中心点（第６図に示
すＰ）を入力信号（第６図の信号Ｓ）が横切つた
時だけ真の誤差となり、その他は中間レベル（第
６図の識別レベルＤ３）を基準としてＡ／Ｄコン
バータに内蔵された比較器（図示せず）により、
第５図では、上側を「１」、下側を「０」として
識別している。識別データビツトＤ２では、更に
識別レベルを２倍にし、そして識別データビツト
Ｄ３では４倍にしてアイアパーチヤの識別を行つ
ている。
これらのＡ／ＤコンバータＣ１，Ｃ２はクロツ
ク移相器CPSによつて識別タイミングがとられる
が、そのタイミングは、識別データのビツト誤り
率（BER）を予め測定しておくことによりＩ信
号及びＱ信号についてそれぞれ手動で初期設定し
ている。
〔発明が解決しようとする問題点〕
このように従来の識別装置では、初期設定した
クロツク移相器で固定的に識別タイミングをとつ
ていたので、特にロールオフフイルタで帯域制限
をかける多値QAM方式ではサンプリング可能時
間が狭いため、受信器の電源変動並びに温度変動
が多少でもあると、クロツクタイミング誤差が大
きくなり誤つた識別データを発生してしまう。従
つて、回線品質が劣化するという大きな問題があ
る。
即ち、第６図に示すようにアイアパーチヤＡの
集束点Ｐを通り信号Ｓは、正規のクロツクタイミ
ング位置CLK１にあるときは真のデータを識別
できるが、クロツクタイミング位置CLK２又は
CLK３では識別レベルに対して「１」か「０」
かを誤つた識別信号を与えてしまう。
これを救済するために、識別装置の前段にトラ
スバーサル自動等化器を設置してクロツクタイミ
ング誤差を吸収するようにしていたが、このトラ
ンスバサール自動等化器を用いると価格の著しい
上昇を招き、また、そのマルチパスフエージング
対策用の自動等化器の等化能力が、識別装置のク
ロツクタイミング誤差を救済する分で相殺されて
しまい本来の等化能力が低下してしまうという問
題点があつた。
従つて、本発明の目的は、受信器の電源変動や
温度変動にかかわらず正確な信号識別用のクロツ
クタイミングが得られる識別装置を提供すること
である。
〔問題点を解決するための手段〕
第１図は本発明による多値直交変調方式に用い
られる識別装置の原理図を示し、１はアイアパー
チヤの識別データビツトより下位の２ビツトを追
加した擬似識別データから擬似誤差データ信号を
検出する擬似誤差信号検出信号、２はその擬似誤
差信号を積分する積分手段、３は積分手段３の積
分値を減少させる方向に識別データビツトのクロ
ツク信号の位相を変えるクロツク制御手段、であ
る。
〔作用〕
第１図において、擬似誤差信号検出手段１にお
いてアイアパーチヤの識別データビツトに追加さ
れた下位の２つの擬似識別データビツトの論理値
から擬似誤差信号が発生され、この擬似誤差信号
が積分手段２で積分されて行く。積分手段２は、
その積分値を減少させる方向にクロツク制御手段
３がクロツク信号の位相を制御してビツト誤り率
を減少させる。
〔実施例〕
第２図は、第１図に概念的に示した本発明の識
別装置の実施例（64値QAM方式の場合）を示す
回路図であり、擬似誤差データ発生手段１は識別
データビツトＤ１〜Ｄ３に加えて擬似識別データ
ビツトＤ４及びＤ５を備えたＡ／Ｄコンバータ１
１と、その擬似識別データから擬似誤差信号を発
生する一致検出回路として周知の排他的ノア回路
（EX−NOR）１２で構成されている。積分手段
２は排他的ノア回路１２の一致出力を順次積分し
て行く通常の積分器を用いることができる。クロ
ツク制御手段３は、積分手段２の積分値が増加し
ているかどうかを判定する判定回路３１と、判定
回路３１が積分値の増加を判定したとき積分値が
一定制限値を越えたかどうかを判定するリミツタ
回路３２と、積分値が一定制限値を越えていない
とリミツタ回路３２が判別したときクロツク信号
を移相するクロツク移相器３４と、積分値が一定
制限値を越えたとリミツタ回路３２が判別したと
きクロツク信号の移相方向を反転させる極性反転
回路３３と、で構成されている。
上記の第６図の説明図を再び参照して本発明で
用いられる第５図の擬似識別データビツトＤ４及
びＤ５の意義を説明すると、通常、アイアパーチ
ヤの境界の集束点Ｐを通る信号はクロツクがずれ
た場合、アイパターンの中心点を通る識別レベル
の近傍に出現する可能性が高くなるので、擬似識
別データビツトＤ４，Ｄ５を用いて第５図に斜線
で示す範囲を擬似誤差範囲として検出すればよ
い。従つて、ビツトＤ４では各アイアパーチヤの
識別レベル間の1/2の擬似識別レベルを設定し、
ビツトＤ５ではビツトＤ４によつて設定された擬
似識別レベルＤ４と各識別レベルとの間を更に1/
２に分割して擬似識別レベルＤ５を設定して得ら
れた論理値が第５図のビツトＤ４及びＤ５の欄に
示されている。即ち、64値QAM方式の場合、ア
イアパーチヤは７つ生ずるが、例えばアイアパー
チヤＡ１の識別レベルはデータビツトＤ３に対応
したレベルＤ３であり、アイアパーチヤＡ２の識
別レベルはデータビツトＤ２に対応したレベルＤ
２であるが、この識別レベルＤ３とＤ２との間を
更に擬似識別データビツトＤ４を得るための擬似
識別レベルＤ４を用いて２等分し、更に擬似識別
データビツトＤ５を得るための擬似識別レベルＤ
５を用いてレベルＤ３とＤ４及びＤ２とＤ４との
間を２等分している。
この内、第５図に斜線で示したアイアパーチヤ
部分はビツトＤ４及びＤ５の論理値が一致した時
に相当していることがわかる。従つて、擬似誤差
信号としてはこれらの一致検出信号を用いれば良
いことになる。
次に、この擬似誤差信号と関連したビツト誤り
率（BER）とこれを積分器で積分した場合の積
分出力電圧との関係が第３図に示されており、こ
のグラフからビツト誤り率が増大すると積分電圧
出力も上昇することが分かる。
従つて、本発明ではこれを利用し、擬似誤差信
号を積分し、その積分結果に基づいてそれが正規
のクロツクタイミングかどうか判定し正規でない
場合にはそのタイミングを補正しようとするもの
である。
次に、第２図の実施例における動作を説明す
る。
Ａ／Ｄコンバータ１１の擬似識別データビツト
Ｄ４及びＤ５で得られた擬似誤差信号のうち互い
に一致した論理値を有するものが排他的ノア回路
１２で検出され、積分器２で積分された直流値に
変換される。
この積分値は判定回路３１でサンプリングさ
れ、増加方向にあるか否かが判定される。増加方
向になければ特にクロツクタイミングの制御は行
われない。増加方向にあるときは擬似誤差信号が
増加している、即ちビツト誤り率が上昇している
として、まずその積分値が一定の制限値を越えて
いないかどうかリミツタ回路３２で判別され制限
値を越えていなければそのままクロツク移相器３
４を制御してクロツクタイミングを変える。制限
値を越えている場合には、クロツクタイミングが
正規の位置から逆方向に移相しているとして移相
の極性を極性反転回路３３で反転させてクロツク
タイミングを同時に制御して擬似誤差信号を減少
させていく。
クロツク移相器３４はバラクタダイオード等の
可変素子を用いて容易に構成できるものでよい。
尚、上記の説明では64値QAM方式を例にとり
ビツトＤ４及びＤ５の下位２ビツトを扱つたが、
各種の多値QAM方式に適用できることは勿論の
こと、これらの下位２ビツトより更に下位２ビツ
ト（例えば64値QAM方式の場合にはビツトＤ５
及びＤ６）を用いてアイアパーチヤの窓の設定範
囲を狭めても同様の効果が得られることは言うま
でもない。
このようにしてＡ／Ｄコンバータからは識別デ
ータとともに擬似識別データが得られ、これを基
にクロツクタイミングの調整が行われる。
〔発明の効果〕
以上のように、本発明の識別装置によれば、識
別データの下位２ビツトを利用して擬似誤差信号
を得、これに基づいて識別クロツクタイミングを
制御しているので、温度変動或いは電源変動等が
あつた場合でもクロツクタイミングを最適に制御
でき、単体使用時は勿論、トランスバサール形自
動等化器と併用した場合にも識別装置としての性
能を充分発揮でき回線品質が著しく向上する効果
がある。
【図面の簡単な説明】
第１図は本発明に係る識別装置の原理図、第２
図は本発明に係る識別装置の実施例を示すブロツ
ク図、第３図は積分器でビツト誤り率を積分した
場合の積分電圧出力との関係を示すグラフ図、第
４図は従来の識別装置を示すブロツク図、第５図
は従来から用いられている識別データと本発明で
加えられた擬似誤差データとを示す図、第６図は
アイアパーチヤとクロツクタイミングとの関係を
説明するための図、である。 第１図及び第２図において、１は擬似誤差信号
検出手段、２は積分手段、３はクロツク制御手
段、１１はＡ／Ｄコンバータ、１２は排他的ノア
回路、３１は判定回路、３２はリミツタ回路、３
３は極性反転回路、３４はクロツク移相器、を示
す。尚、図中、同一符号は同一又は相当部分を示
す。

Claims (1)

  1. 【特許請求の範囲】 １ 多値直交変調方式に用いられる識別装置にお
    いて、 アイアパーチヤの識別データビツトより下位の
    ２ビツトを追加した擬似識別データから擬似誤差
    信号を検出する擬似誤差信号検出手段１と、 前記擬似誤差信号を積分する積分手段２と、 前記積分手段の積分値を減少させる方向に前記
    識別データビツトのクロツク信号の位相を変える
    クロツク制御手段３と、 を備えたことを特徴とする識別装置。 ２ 前記擬似誤差信号検出手段１が、前記識別デ
    ータビツト及びこれより下位の２ビツトの擬似識
    別データを発生するＡ／Ｄコンバータ１１と、前
    記擬似識別データの一致信号を検出する排他的ノ
    ア回路１２と、で構成されている特許請求の範囲
    第１項に記載の識別装置。 ３ 前記クロツク制御手段３が、前記積分値が増
    加しているかどうかを判定する判定回路３１と、
    該判定回路３１が前記積分値の増加を判定したと
    き前記積分値が一定制限値を越えたかどうかを判
    別するリミツタ回路３２と、前記積分値が一定制
    限値を越えていないと前記リミツタ回路３２が判
    別したとき前記クロツク信号を移相するクロツク
    移相器３４と、前記積分値が一定制限値を越えた
    と前記リミツタ回路３２が判別したとき前記クロ
    ツク信号の移相方向を反転させる極性反転回路３
    ３と、で構成された特許請求の範囲第１項又は第
    ２項に記載の識別装置。
JP61141856A 1986-06-18 1986-06-18 識別装置 Granted JPS62298255A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61141856A JPS62298255A (ja) 1986-06-18 1986-06-18 識別装置
EP87108625A EP0249931B1 (en) 1986-06-18 1987-06-16 Decision timing control circuit
DE87108625T DE3787217T2 (de) 1986-06-18 1987-06-16 Entscheidungszeitsteuerschaltung.
CA000539900A CA1261928A (en) 1986-06-18 1987-06-17 Decision timing control circuit
US07/063,479 US4788696A (en) 1986-06-18 1987-06-18 Decision timing control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61141856A JPS62298255A (ja) 1986-06-18 1986-06-18 識別装置

Publications (2)

Publication Number Publication Date
JPS62298255A JPS62298255A (ja) 1987-12-25
JPH0423459B2 true JPH0423459B2 (ja) 1992-04-22

Family

ID=15301757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61141856A Granted JPS62298255A (ja) 1986-06-18 1986-06-18 識別装置

Country Status (5)

Country Link
US (1) US4788696A (ja)
EP (1) EP0249931B1 (ja)
JP (1) JPS62298255A (ja)
CA (1) CA1261928A (ja)
DE (1) DE3787217T2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2319915B (en) * 1996-11-29 2001-01-24 Lsi Logic Corp Analogue to digital converter system
JPS63120538A (ja) * 1986-11-08 1988-05-24 Nec Corp タイミング再生回路
US4908621A (en) * 1988-07-06 1990-03-13 Tektronix, Inc. Autocalibrated multistage A/D converter
US4933939A (en) * 1988-11-23 1990-06-12 National Semiconductor Corporation Method and apparatus for error measurement and reduction in a mass storage device memory system
JPH0369238A (ja) * 1989-08-08 1991-03-25 Mitsubishi Electric Corp 復調データ識別判定装置
US4947407A (en) * 1989-08-08 1990-08-07 Siemens-Pacesetter, Inc. Sample-and-hold digital phase-locked loop for ask signals
US4998264A (en) * 1989-09-20 1991-03-05 Data Broadcasting Corporation Method and apparatus for recovering data, such as teletext data encoded into television signals
US5140620A (en) * 1989-09-20 1992-08-18 Data Broadcasting Corporation Method and apparatus for recovering data, such as teletext data encoded into television signals
JP2884792B2 (ja) * 1991-02-19 1999-04-19 日本電気株式会社 タイミング抽出装置
SE468029B (sv) * 1991-02-20 1992-10-19 Ericsson Telefon Ab L M Foerfarande foer att minska inverkan av distorsionsprodukter vid analog-digital-omvandling
DE4136474A1 (de) * 1991-11-06 1993-05-13 Kommunikations Elektronik Verfahren zur digitalen nachrichtenuebertragung
US5299232A (en) * 1992-03-26 1994-03-29 Motorola, Inc. Phase compensation method and apparatus
US6148423A (en) * 1992-07-22 2000-11-14 Alcatel Cit Signal transmission performance optimization device in a system for transmitting digital data, especially on an optical link
US5418789A (en) * 1992-10-14 1995-05-23 International Business Machines Corporation Fast communication link bit error rate estimator
US5394437A (en) 1992-10-20 1995-02-28 At&T Corp. High-speed modem synchronized to a remote CODEC
JP2826031B2 (ja) * 1993-02-18 1998-11-18 富士通株式会社 変復調方式
JP3106818B2 (ja) * 1993-11-29 2000-11-06 株式会社村田製作所 ディジタル無線受信方法および装置
US5659578A (en) * 1994-11-23 1997-08-19 At&T Wireless Services, Inc. High rate Reed-Solomon concatenated trellis coded 16 star QAM system for transmission of data over cellular mobile radio
US5675590A (en) 1994-11-23 1997-10-07 At&T Wireless Services, Inc. Cyclic trellis coded modulation
US6889356B1 (en) 1994-11-23 2005-05-03 Cingular Wireless Ii, Llc Cyclic trellis coded modulation
JP3403849B2 (ja) * 1995-03-17 2003-05-06 富士通株式会社 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US5828696A (en) * 1995-03-30 1998-10-27 Lucent Technologies Inc. Timing recovery in a network-synchronized modem
FR2736231A1 (fr) * 1995-06-28 1997-01-03 Trt Telecom Radio Electr Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme
GB2303278B (en) * 1995-07-11 2000-04-26 Remo Giovanni Andrea Marzolini Improvements to demodulation systems
US5867503A (en) * 1996-01-30 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Digital sound broadcasting receiver and automatic phase controlling method therefor
JPH09270775A (ja) * 1996-03-28 1997-10-14 Ando Electric Co Ltd Ｐｎ符号同期引き込み回路
DE69733264T2 (de) * 1996-09-20 2006-01-26 Thomson Consumer Electronics, Inc., Indianapolis Komponententaktrückgewinnungssystem für qam
DE19738362B4 (de) * 1997-09-02 2006-11-02 Siemens Ag Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern
FI112012B (fi) * 1999-01-19 2003-10-15 Nokia Corp Lähetystehon säätö radiojärjestelmässä
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US6593871B1 (en) 2000-08-31 2003-07-15 Dalsa, Inc. Automatic A/D convert positioning circuit and method
EP1244246A1 (en) * 2001-03-19 2002-09-25 Lucent Technologies Inc. Adjustment of the sampling clock phase in receivers
US20020136337A1 (en) * 2001-03-20 2002-09-26 Abhijit Chatterjee Method and apparatus for high-resolution jitter measurement
DE10156112A1 (de) * 2001-11-16 2003-06-05 Philips Intellectual Property Empfangsschaltung zum Empfang von Nachrichtensignalen
DE10156110A1 (de) * 2001-11-16 2003-05-28 Philips Corp Intellectual Pty Empfangsschaltung zum Empfang von Nachrichtensignalen
TWI227075B (en) * 2003-04-04 2005-01-21 Realtek Semiconductor Corp Clock adjusting device at the receiving end of communication system and method thereof
US10218282B1 (en) * 2018-05-31 2019-02-26 Power Integrations, Inc. Method and apparatus for sequencing outputs in a multi-output power converter system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152802A (en) * 1978-05-23 1979-12-01 Fujitsu Ltd Error rate supervisory system
US4334312A (en) * 1979-08-10 1982-06-08 Nippon Electric Co., Ltd. Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system
US4602374A (en) * 1984-02-27 1986-07-22 Nippon Telegraph & Telephone Public Corporation Multi-level decision circuit
JPS60212048A (ja) * 1984-04-06 1985-10-24 Nec Corp 符号修正型切替方式
JPS615658A (ja) * 1984-06-01 1986-01-11 Fujitsu Ltd 信号監視回路
JPH0681167B2 (ja) * 1984-07-28 1994-10-12 富士通株式会社 ディジタル無線通信用の受信装置
CA1282127C (en) * 1985-06-29 1991-03-26 Nec Corporation Digital demodulation system

Also Published As

Publication number Publication date
JPS62298255A (ja) 1987-12-25
EP0249931A2 (en) 1987-12-23
EP0249931A3 (en) 1989-11-08
CA1261928A (en) 1989-09-26
EP0249931B1 (en) 1993-09-01
DE3787217D1 (de) 1993-10-07
US4788696A (en) 1988-11-29
DE3787217T2 (de) 1994-02-03

Similar Documents

Publication Publication Date Title
JPH0423459B2 (ja)
US4672631A (en) Radio receiver with variable phase shift correction
US3818347A (en) Receiver for amplitude modulated quadrature carrier signals
CA1192615A (en) Carrier recovery circuit
CA1241068A (en) Carrier recovery circuit
US5519733A (en) Method and apparatus for recovering a qam carrier
US4528512A (en) Timing synchronizing circuit for demodulators
US4455663A (en) Full duplex modems and synchronizing methods and apparatus therefor
US4344041A (en) Biphase detector
JPH10341267A (ja) Ａｇｃ回路
US5675284A (en) Frequency lock indicator for FPLL demodulated signal having a pilot
JPS61137446A (ja) 復調装置
JPH04207802A (ja) デジタル型ｆｍ信号復調装置
JPH0748677B2 (ja) 等化器
JP2861778B2 (ja) 復調装置
JPH10257107A (ja) 周波数変調方法及びモデム装置
KR100209659B1 (ko) 캐리어 복구를 위한 디지탈 위상-주파수 감지장치
JP2958612B2 (ja) 多値ｑａｍ復調装置
JP2797808B2 (ja) 交差偏波干渉補償器
JPH0420299B2 (ja)
JPH0556096A (ja) 復調装置
JPS6139633A (ja) 等化システムの信号引込み方式
JPH03262235A (ja) Ｐｓｋ復調回路
JPH0421235A (ja) 多相位相変調波の復調用遅延検波装置
JPH0218775B2 (ja)