JPS63120538A - タイミング再生回路 - Google Patents
タイミング再生回路Info
- Publication number
- JPS63120538A JPS63120538A JP61264889A JP26488986A JPS63120538A JP S63120538 A JPS63120538 A JP S63120538A JP 61264889 A JP61264889 A JP 61264889A JP 26488986 A JP26488986 A JP 26488986A JP S63120538 A JPS63120538 A JP S63120538A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- circuit
- transmission timing
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims description 9
- 230000005540 biological transmission Effects 0.000 claims abstract description 48
- 238000000605 extraction Methods 0.000 claims abstract description 18
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 3
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は変復調装置（以下、モデムともいう）のタイミ
ング再生回路に関し２％に、従属同期のタイミング再生
回路に関する。
ング再生回路に関し２％に、従属同期のタイミング再生
回路に関する。
従来、この種のタイミング再生回路は、第６図に示され
る構成となっている。すなわち、受信のタイミングにつ
いては、Ａ／１：変換器１′が受信変調信号ＲＭを受信
タイミング信号ＲＴに同期してディジタル変調信号ＤＭ
に変換し、タイミング抽出回路５′がディジタル変調信
号ＤＭより第１の位相誤差情報ＦＰＥを作成し、受信タ
イミング発生回路４′が第１の位相誤差情報ＦＰＥに基
づいて上記受信タイミング信号ＲＴを送出することによ
シ、受信変調信号ＲＭと受信タイミング信号ＲＴとの位
相同期をとるようになっている。一方、送信のタイミン
グについては２位相誤差発生回路１ｏが受信タイミング
信号ＲＴと送信タイミング信号ＴＴとの第２の位相誤差
情報ＳＰＥを作成し、送信タイミング発生回路２′が第
２の位相誤差情報ＳＰＥに基づいて上記送信タイミング
信号ＴＴを送出することによシ、送信タイミング信号Ｔ
Ｔと受信タイミング信号ＲＴとの位相及び周波数同期を
とるようになっている。このように、送信タイミングの
引き込みに、ディジタルフェーズ・ロックド・ループ（
以下、 ＰＬＬと略称す）或いは電圧制御発振器（以下
、 ＶＣＯと略称す）のどちらか一方が使用さｎている
。
る構成となっている。すなわち、受信のタイミングにつ
いては、Ａ／１：変換器１′が受信変調信号ＲＭを受信
タイミング信号ＲＴに同期してディジタル変調信号ＤＭ
に変換し、タイミング抽出回路５′がディジタル変調信
号ＤＭより第１の位相誤差情報ＦＰＥを作成し、受信タ
イミング発生回路４′が第１の位相誤差情報ＦＰＥに基
づいて上記受信タイミング信号ＲＴを送出することによ
シ、受信変調信号ＲＭと受信タイミング信号ＲＴとの位
相同期をとるようになっている。一方、送信のタイミン
グについては２位相誤差発生回路１ｏが受信タイミング
信号ＲＴと送信タイミング信号ＴＴとの第２の位相誤差
情報ＳＰＥを作成し、送信タイミング発生回路２′が第
２の位相誤差情報ＳＰＥに基づいて上記送信タイミング
信号ＴＴを送出することによシ、送信タイミング信号Ｔ
Ｔと受信タイミング信号ＲＴとの位相及び周波数同期を
とるようになっている。このように、送信タイミングの
引き込みに、ディジタルフェーズ・ロックド・ループ（
以下、 ＰＬＬと略称す）或いは電圧制御発振器（以下
、 ＶＣＯと略称す）のどちらか一方が使用さｎている
。
しかしながら、送信タイミングの引き込みにディジタル
ＰＬＬを用いた場合、不連続的に送信タイミング信号Ｔ
Ｔの周波数を可変するため、ジッタが起るという欠点が
ある。一方、送信タイミングの引き込みにＶＣＯを用い
た場合、送信タイミング信号ＴＴの周波数を変えて位相
を合わせるので送信タイミングの引き込みに時間がかか
ってしまうという欠点がある。
ＰＬＬを用いた場合、不連続的に送信タイミング信号Ｔ
Ｔの周波数を可変するため、ジッタが起るという欠点が
ある。一方、送信タイミングの引き込みにＶＣＯを用い
た場合、送信タイミング信号ＴＴの周波数を変えて位相
を合わせるので送信タイミングの引き込みに時間がかか
ってしまうという欠点がある。
本発明によるタイミング再生回路は、送信タイミング信
号を発生する送信タイミング発生回路と。
号を発生する送信タイミング発生回路と。
受信タイミング信号を発生する受信タイミング発生回路
と、受信変調信号を前記送信タイミング信号に同期した
ディジタル変調信号に変換するＡ／Ｄ変換器と、前記デ
ィジタル変調信号を前記受信タイミング信号に同期した
離散値信号に変換する補間操作回路と、前記離散値信号
より位相誤差情報を抽出するタイミング抽出回路と、前
記位相誤差情報を前記受信タイミング発生回路か前記送
信タイミング発生回路のどちらか一方に入力する切替器
と、前記切替器に制御信号を発生する制御信号発生回路
とを有する。
と、受信変調信号を前記送信タイミング信号に同期した
ディジタル変調信号に変換するＡ／Ｄ変換器と、前記デ
ィジタル変調信号を前記受信タイミング信号に同期した
離散値信号に変換する補間操作回路と、前記離散値信号
より位相誤差情報を抽出するタイミング抽出回路と、前
記位相誤差情報を前記受信タイミング発生回路か前記送
信タイミング発生回路のどちらか一方に入力する切替器
と、前記切替器に制御信号を発生する制御信号発生回路
とを有する。
従属同期のタイミング引き込みの初期に、送信タイミン
グ発生回路から発生する送信タイミング信号の周波数を
固定し、タイミング抽出回路から出力さ牡る位相誤差情
報を切替器により受信タイミング発生回路の入力とし、
受信変調信号に位相同期させるために受信タイミング発
生回路の遅延値を設定する。タイミング引き込みの途中
で、制御信号によシ受信タイミング発生回路の遅延値を
固定し、タイミング抽出回路から出力さ牡る位相誤差情
報を送信タイミング発生回路に入力することによって、
送信タイミング信号の周波数を変化させ２周波数同期さ
せる。
グ発生回路から発生する送信タイミング信号の周波数を
固定し、タイミング抽出回路から出力さ牡る位相誤差情
報を切替器により受信タイミング発生回路の入力とし、
受信変調信号に位相同期させるために受信タイミング発
生回路の遅延値を設定する。タイミング引き込みの途中
で、制御信号によシ受信タイミング発生回路の遅延値を
固定し、タイミング抽出回路から出力さ牡る位相誤差情
報を送信タイミング発生回路に入力することによって、
送信タイミング信号の周波数を変化させ２周波数同期さ
せる。
以下２本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図を参照して２本発明の一実施例によるタイミング
再生回路は、 ＩＶ′Ｄ変換器１を有する。
再生回路は、 ＩＶ′Ｄ変換器１を有する。
め変換器１は、受信変調信号ＲＭを送信タイミング信号
ＴＴに同期してＡ／Ｄ変換を行ない、ディジタル変調信
号ＤＭを送出する。送信タイミング信号ＴＴは送信タイ
ミング発生回路２より発生さ扛る。送信タイミング発生
回路２は、タイミング引き込みにおいである固定さ扛た
周波数の送信タイミング信号ＴＴを発生する。この周波
数は、相手モデムの送信タイミング信号の周波数と微妙
にずｎている。
ＴＴに同期してＡ／Ｄ変換を行ない、ディジタル変調信
号ＤＭを送出する。送信タイミング信号ＴＴは送信タイ
ミング発生回路２より発生さ扛る。送信タイミング発生
回路２は、タイミング引き込みにおいである固定さ扛た
周波数の送信タイミング信号ＴＴを発生する。この周波
数は、相手モデムの送信タイミング信号の周波数と微妙
にずｎている。
第２図を参照して、送信タイミング発生回路２はディジ
タル入力信号をアナログ信号に変換するＤ／Ａ変換器２
１．このアナログ信号によシ発振周波数が変化するＶＣ
Ｏ２２、及びＶＣＯ２２の出力を分周して上記送信タイ
ミング信号ＴＴを送出する分周器２３から構成さ扛てい
る。
タル入力信号をアナログ信号に変換するＤ／Ａ変換器２
１．このアナログ信号によシ発振周波数が変化するＶＣ
Ｏ２２、及びＶＣＯ２２の出力を分周して上記送信タイ
ミング信号ＴＴを送出する分周器２３から構成さ扛てい
る。
再び第１図を参照して、φ変換器１でＡ／ｌ）変換さ扛
たディジタル変調信号ＤＭは補間操作回路３に供給さす
る。補間操作回路３は、ディジタル変調信号ＤＭを受信
タイミング信号ＲＴに同期した離散値信号ＤＶに変換す
る。
たディジタル変調信号ＤＭは補間操作回路３に供給さす
る。補間操作回路３は、ディジタル変調信号ＤＭを受信
タイミング信号ＲＴに同期した離散値信号ＤＶに変換す
る。
第３図を参照して、補間操作回路３は、送信タイミング
信号ＴＴでディジタル変調信号ＤＭをアナログ信号に変
換する≠変換器３１．このアナログ信号を入力するロー
パスフィルタ（以下。
信号ＴＴでディジタル変調信号ＤＭをアナログ信号に変
換する≠変換器３１．このアナログ信号を入力するロー
パスフィルタ（以下。
ＬＰＦと略称す）３２．及びＬＰＦ ３２の出力を受信
タイミング信号ＲＴで上記離散値信号ＤＶに変換するψ
変換器３３から構成さｎている。
タイミング信号ＲＴで上記離散値信号ＤＶに変換するψ
変換器３３から構成さｎている。
第４図を参照して、上記受信タイミング信号ＲＴを発生
する受信タイミング発生回路４は、ディジタル入力信号
が一方の入力端子に供給さ肚る加算器４１．加算器４１
の出力を遅延した信号を加算器４１の他方の入力端子に
供給する遅延素子４２、発振器４３．及び発振器４３の
出力を加算器４１の出力に基づいて分周して上記タイミ
ング信号ＲＴを送出する分周器４４から構成さ扛ている
。ここで、遅延素子４２は、受信変調信号ＲＭと送信タ
イミング信号ＴＴとの位相差を蓄えるためのものである
。
する受信タイミング発生回路４は、ディジタル入力信号
が一方の入力端子に供給さ肚る加算器４１．加算器４１
の出力を遅延した信号を加算器４１の他方の入力端子に
供給する遅延素子４２、発振器４３．及び発振器４３の
出力を加算器４１の出力に基づいて分周して上記タイミ
ング信号ＲＴを送出する分周器４４から構成さ扛ている
。ここで、遅延素子４２は、受信変調信号ＲＭと送信タ
イミング信号ＴＴとの位相差を蓄えるためのものである
。
第１図に戻って、補間操作回路３から出力さｎる離散値
信号ＤＶはタイミング抽出回路５に供給さ扛る。タイミ
ング抽出回路５は受信変調信号ＲＭと受信タイミング信
号ＲＴの位相誤差情報ＰＥを作成するところで、非線形
効果により受信タイミング成分を抽出するものである。
信号ＤＶはタイミング抽出回路５に供給さ扛る。タイミ
ング抽出回路５は受信変調信号ＲＭと受信タイミング信
号ＲＴの位相誤差情報ＰＥを作成するところで、非線形
効果により受信タイミング成分を抽出するものである。
第５図を参照して、タイミング抽出回路５は。
離散値信号ＤＶのうちナイキスト周波数成分のみ通過さ
せるバンドパスフィルタ（以下、 ＢＰＦと略称す）５
１を有する。ＢＰＦ ５１の出力は乗加算器５２に供給
さｔ、ここで信号の絶対値が計算さ牡る。乗加算器５２
の出力は、半周期前の情報を蓄える遅延素子５３及び加
算器５４の一方の入力端子に供給さ扛る。遅延素子５３
の出力は加算器５４の他方の入力端子に供給さｎる。加
算器５４の出力はＩＩ、ＰＦ ５５に供給さ扛る。ＬＰ
Ｆ ５５の出力は増幅器５６に供給される。増幅器５６
の出力は増幅器５７に供給さｎると共に、加算器５８の
一方の入力端子にも供給される。増幅器５７の出力は加
算器５９の一方の入力端子に供給さｎる。加算器５９の
出力は加算器５８の他方の入力端子と遅延素子５Ａに供
給さ扛る。遅延素子５Ａの出力は加算器５９の他方の入
力端子に供給さ扛る。加算器５８の出力は、上記位相誤
差情報ＰＥである。
せるバンドパスフィルタ（以下、 ＢＰＦと略称す）５
１を有する。ＢＰＦ ５１の出力は乗加算器５２に供給
さｔ、ここで信号の絶対値が計算さ牡る。乗加算器５２
の出力は、半周期前の情報を蓄える遅延素子５３及び加
算器５４の一方の入力端子に供給さ扛る。遅延素子５３
の出力は加算器５４の他方の入力端子に供給さｎる。加
算器５４の出力はＩＩ、ＰＦ ５５に供給さ扛る。ＬＰ
Ｆ ５５の出力は増幅器５６に供給される。増幅器５６
の出力は増幅器５７に供給さｎると共に、加算器５８の
一方の入力端子にも供給される。増幅器５７の出力は加
算器５９の一方の入力端子に供給さｎる。加算器５９の
出力は加算器５８の他方の入力端子と遅延素子５Ａに供
給さ扛る。遅延素子５Ａの出力は加算器５９の他方の入
力端子に供給さ扛る。加算器５８の出力は、上記位相誤
差情報ＰＥである。
遅延素子５Ａには、受信変調信号ＲＭと受信タイミング
信号ＲＴの位相差または受信変調信号ＲＭと送信タイミ
ング信号ＴＴの位相差が蓄えらしる。
信号ＲＴの位相差または受信変調信号ＲＭと送信タイミ
ング信号ＴＴの位相差が蓄えらしる。
再び第１図を参照して、制御信号発生回路６は制御信号
Ｃを発生する。この制御信号Ｃに応答して、切換器７は
、タイミング抽出回路５から出力さ扛る位相誤差情報Ｐ
Ｅを、受信タイミング発生回路４へのディジタル入力信
号または送信タイミング発生回路２へのディジタル入力
信号として供給するよう切り換える。なお、８は受信部
、９は送信部である。
Ｃを発生する。この制御信号Ｃに応答して、切換器７は
、タイミング抽出回路５から出力さ扛る位相誤差情報Ｐ
Ｅを、受信タイミング発生回路４へのディジタル入力信
号または送信タイミング発生回路２へのディジタル入力
信号として供給するよう切り換える。なお、８は受信部
、９は送信部である。
次に２本実施例の動作について具体的に説明する。本実
施例のタイミング引き込みは、トレーニング中に行なわ
ｎる。
施例のタイミング引き込みは、トレーニング中に行なわ
ｎる。
マス、トレーニングの初期において、タイミング抽出回
路５から出力される位相誤差情報ＰＥが制御信号Ｃによ
り受信タイミング発生回路４のディジタル入力信号とし
て供給さ扛ているものとする。従って、タイミング抽出
回路５で得らｎた。
路５から出力される位相誤差情報ＰＥが制御信号Ｃによ
り受信タイミング発生回路４のディジタル入力信号とし
て供給さ扛ているものとする。従って、タイミング抽出
回路５で得らｎた。
受信変調信号ＲＭと受信タイミング信号ＲＴの位相誤差
情報ＰＥは受信タイミング発生回路４に入力さｎる。受
信タイミング発生回路４では、受信タイミング信号ＲＴ
の周期を位相誤差情報ＰＥにより変化させ、受信変調信
号ＲＭと受信タイミング信号ＲＴの位相を同期させる。
情報ＰＥは受信タイミング発生回路４に入力さｎる。受
信タイミング発生回路４では、受信タイミング信号ＲＴ
の周期を位相誤差情報ＰＥにより変化させ、受信変調信
号ＲＭと受信タイミング信号ＲＴの位相を同期させる。
次に制御信号Ｃによシ、タイミング抽出回路５から出力
される位相誤差情報ＰＥを送信タイミング発生回路２の
ディジタル入力信号として供給さｎるように切シ替える
。この時に、遅延素子４２に蓄えら牡ている情報が固定
さｎる。つまり、受信変調信号ＲＭと受信タイミング信
号ＲＴの位相同期がと扛ている状態が保たｎる。タイミ
ング抽出回路５は遅延素子５Ａをクリアし、受信変調信
号ＲＭと送信タイミング信号ＴＴの位相誤差情報ＰＥを
蓄える。このタイミング抽出回路５の出力である位相誤
差情報ＰＥは送信タイミング発生回路２に入力さ牡る。
される位相誤差情報ＰＥを送信タイミング発生回路２の
ディジタル入力信号として供給さｎるように切シ替える
。この時に、遅延素子４２に蓄えら牡ている情報が固定
さｎる。つまり、受信変調信号ＲＭと受信タイミング信
号ＲＴの位相同期がと扛ている状態が保たｎる。タイミ
ング抽出回路５は遅延素子５Ａをクリアし、受信変調信
号ＲＭと送信タイミング信号ＴＴの位相誤差情報ＰＥを
蓄える。このタイミング抽出回路５の出力である位相誤
差情報ＰＥは送信タイミング発生回路２に入力さ牡る。
送信タイミング発生回路２では、その位相誤差情報ＰＥ
をもとにＶＣＯ２２の発振周波数を変える。そうするこ
とにより２分周器２３で分周さ扛てできる送信タイミン
グ信号ＴＴの周波数がかわシ、受信変調信号ＲＭと送信
タイミング信号ＴＴを周波数同期させることができる。
をもとにＶＣＯ２２の発振周波数を変える。そうするこ
とにより２分周器２３で分周さ扛てできる送信タイミン
グ信号ＴＴの周波数がかわシ、受信変調信号ＲＭと送信
タイミング信号ＴＴを周波数同期させることができる。
以上説明したように本発明は、変復調装置の従属同期の
タイミング引き込みにおいて、トレーニング中の前半で
受信タイミングの引き込み、後半で送信タイミングの引
き込みを行うことにより。
タイミング引き込みにおいて、トレーニング中の前半で
受信タイミングの引き込み、後半で送信タイミングの引
き込みを行うことにより。
短時間で効率的にタイミング引き込みを行うことができ
る。
る。
第１図は本発明の一実施例によるタイミング再生回路の
構成を示すブロック図、第２図は第１図中の送信タイミ
ング発生回路を詳細に示すブロック図、第３図は第１図
中の補間操作回路を詳細に示すブロック図、第４図は第
１図中の受信タイミング発生回路を詳細に示すブロック
図、第５図は第１図中のタイミング抽出回路を詳細に示
すブロック図、第６図は従来のタイミング再生回路の構
成を示すブロック図である。 １・・・〜の変換器、２・・・送信タイミング発生回路
。 ３・・・補間操作回路、４・・・受信タイミング発生回
路。 ５・・・タイミング抽出回路、６・・・制御信号発生回
路。 ７・・・切替器、８・・・受信部、９・・・送信部。
構成を示すブロック図、第２図は第１図中の送信タイミ
ング発生回路を詳細に示すブロック図、第３図は第１図
中の補間操作回路を詳細に示すブロック図、第４図は第
１図中の受信タイミング発生回路を詳細に示すブロック
図、第５図は第１図中のタイミング抽出回路を詳細に示
すブロック図、第６図は従来のタイミング再生回路の構
成を示すブロック図である。 １・・・〜の変換器、２・・・送信タイミング発生回路
。 ３・・・補間操作回路、４・・・受信タイミング発生回
路。 ５・・・タイミング抽出回路、６・・・制御信号発生回
路。 ７・・・切替器、８・・・受信部、９・・・送信部。
Claims (1)
- １、キャリアをディジタルデータで変調した変調信号の
送受信を行なう変復調装置のタイミング再生回路におい
て、送信タイミング信号を発生する送信タイミング発生
回路と、受信タイミング信号を発生する受信タイミング
発生回路と、受信した変調信号を前記送信タイミング信
号に同期したディジタル変調信号に変換するＡ／Ｄ変換
器と、前記ディジタル変調信号を前記受信タイミング信
号に同期した離散値信号に変換する補間操作回路と、前
記離散値信号より位相誤差情報を抽出するタイミング抽
出回路と、前記位相誤差情報を前記受信タイミング発生
回路か前記送信タイミング発生回路のどちらか一方に入
力する切替器と、前記切替器に制御信号を発生する制御
信号発生回路とを有することを特徴とするタイミング再
生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264889A JPS63120538A (ja) | 1986-11-08 | 1986-11-08 | タイミング再生回路 |
| EP87116407A EP0267552B1 (en) | 1986-11-08 | 1987-11-06 | Timing signal regenerator for phase-adjusting a reception timing signal and a transmission timing signal |
| DE8787116407T DE3786984D1 (de) | 1986-11-08 | 1987-11-06 | Taktsignalerzeuger fuer phasenregelung des empfangs- und sendetaktsignals. |
| US07/118,676 US4849997A (en) | 1986-11-08 | 1987-11-09 | Timing signal regenerator for phase-adjusting a reception timing signal with a transmission timing signal given a predetermined frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264889A JPS63120538A (ja) | 1986-11-08 | 1986-11-08 | タイミング再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63120538A true JPS63120538A (ja) | 1988-05-24 |
Family
ID=17409632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61264889A Pending JPS63120538A (ja) | 1986-11-08 | 1986-11-08 | タイミング再生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4849997A (ja) |
| EP (1) | EP0267552B1 (ja) |
| JP (1) | JPS63120538A (ja) |
| DE (1) | DE3786984D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114301552A (zh) * | 2022-01-06 | 2022-04-08 | 中电科思仪科技股份有限公司 | 一种数字调制信号测试方法及系统 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615235A (en) * | 1988-06-08 | 1997-03-25 | Fujitsu Limited | Signal processing system for use in a digital signal clock changing apparatus |
| CA2045338C (en) * | 1990-06-26 | 1995-07-04 | Shousei Yoshida | Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop |
| US5384806A (en) * | 1991-09-23 | 1995-01-24 | At&T Bell Laboratories | Modem with time-invariant echo path |
| JPH05183590A (ja) * | 1992-01-06 | 1993-07-23 | Ricoh Co Ltd | タイミング再生装置 |
| JP2871364B2 (ja) * | 1992-12-16 | 1999-03-17 | 富士通株式会社 | モデムの送信同期装置及び方法 |
| EP0603600A3 (en) * | 1992-12-21 | 1997-02-12 | Rolm Co | Path delay compensation in an open control loop system. |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| JP2826031B2 (ja) * | 1993-02-18 | 1998-11-18 | 富士通株式会社 | 変復調方式 |
| JP2513116B2 (ja) * | 1993-03-19 | 1996-07-03 | 日本電気株式会社 | 位相曖昧度除去回路 |
| FR2731309A1 (fr) * | 1995-03-01 | 1996-09-06 | Trt Telecom Radio Electr | Systeme de controle d'une chaine de transmission |
| US8254355B2 (en) * | 2008-09-17 | 2012-08-28 | Airhop Communications, Inc. | Method and apparatus for utilizing a second receiver to establish time and frequency |
| JP6620615B2 (ja) * | 2016-03-11 | 2019-12-18 | セイコーエプソン株式会社 | 撮影装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3883806A (en) * | 1974-03-07 | 1975-05-13 | Rockwell International Corp | Demodulator circuit for phase modulated communication signals |
| DE2823343B1 (de) * | 1978-05-29 | 1979-08-16 | Siemens Ag | Verfahren und Anordnung zur Taktsignalrueckgewinnung bei digitaler Signaluebertragung |
| US4453259A (en) * | 1982-04-20 | 1984-06-05 | Trw Inc. | Digital synchronization technique |
| JPS60101769A (ja) * | 1983-11-09 | 1985-06-05 | Hitachi Ltd | 信号伝送装置 |
| GB2153186B (en) * | 1984-01-13 | 1987-04-23 | Ncr Co | Digital data receiver including timing adjustment circuit |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| US4737967A (en) * | 1987-01-28 | 1988-04-12 | Hazeltine Corporation | Remote monitoring system receiver with dual baud rate selector |
-
1986
- 1986-11-08 JP JP61264889A patent/JPS63120538A/ja active Pending
-
1987
- 1987-11-06 DE DE8787116407T patent/DE3786984D1/de not_active Expired - Lifetime
- 1987-11-06 EP EP87116407A patent/EP0267552B1/en not_active Expired - Lifetime
- 1987-11-09 US US07/118,676 patent/US4849997A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114301552A (zh) * | 2022-01-06 | 2022-04-08 | 中电科思仪科技股份有限公司 | 一种数字调制信号测试方法及系统 |
| CN114301552B (zh) * | 2022-01-06 | 2023-09-26 | 中电科思仪科技股份有限公司 | 一种数字调制信号测试方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3786984D1 (de) | 1993-09-16 |
| EP0267552A3 (en) | 1990-04-25 |
| US4849997A (en) | 1989-07-18 |
| EP0267552A2 (en) | 1988-05-18 |
| EP0267552B1 (en) | 1993-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2291118C (en) | Clock regeneration circuit | |
| JPH0546730B2 (ja) | ||
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| US5936565A (en) | Digitally controlled duty cycle integration | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| JPS6154302B2 (ja) | ||
| US5357447A (en) | Rate conversion apparatus | |
| JP2001292188A (ja) | 無線通信装置及びその無線周波数補正方式 | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| JP3627054B2 (ja) | スペクトル拡散符号タイミング同期装置 | |
| JP6815565B2 (ja) | 位相振幅制御発振装置 | |
| JPS63204837A (ja) | 同期装置 | |
| JPH0770995B2 (ja) | 位相同期ループ | |
| JP4459969B2 (ja) | Ｐｌｌシンセサイザ | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP2766415B2 (ja) | デジタル波形スムーザー回路 | |
| KR100216364B1 (ko) | 디지탈 데이타 전송 장치 | |
| JPH09224063A (ja) | クロック再生回路 | |
| JP2000004121A (ja) | 発振変調回路 | |
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JP2005150868A (ja) | シンセサイザ | |
| JPS6346073A (ja) | 位相同期発振回路 | |
| JPS63211850A (ja) | 位相変調式搬送波再生回路 |