JPH04236681A - 円周アドレス発生回路 - Google Patents
円周アドレス発生回路Info
- Publication number
- JPH04236681A JPH04236681A JP1943591A JP1943591A JPH04236681A JP H04236681 A JPH04236681 A JP H04236681A JP 1943591 A JP1943591 A JP 1943591A JP 1943591 A JP1943591 A JP 1943591A JP H04236681 A JPH04236681 A JP H04236681A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- data
- memory table
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ上において円周
上のアドレスを発生する回路に関する。
上のアドレスを発生する回路に関する。
【０００２】
【従来の技術】従来は図２に示すように、ＸおよびＹ座
標メモリテーブルを使用したメモリに対する円周アドレ
ス発生回路では、円の半径データを表すレジスタ１０１
と円周上の座標を表すカウンタ１００のデータを２つの
メモリテーブル１０４、１０５のアドレスとして入力し
メモリテーブルから円周上のＸ、Ｙ座標値を発生させて
、その２つの値にＸ、Ｙのオフセットアドレスを加算す
る加算回路１０８、１０９から構成していた。また、円
の座標数は円の半径に応じて異なるため円周上の座標を
表すカウンタ１００がある値となったときにカウントを
止めるため、レジスタ１０２に円の座標数を格納してお
きカウンタ１００とレジスタ１０２の内容が一致したこ
とを検出しカウンタ１００の動作を止める動作制御回路
１０３がある。
標メモリテーブルを使用したメモリに対する円周アドレ
ス発生回路では、円の半径データを表すレジスタ１０１
と円周上の座標を表すカウンタ１００のデータを２つの
メモリテーブル１０４、１０５のアドレスとして入力し
メモリテーブルから円周上のＸ、Ｙ座標値を発生させて
、その２つの値にＸ、Ｙのオフセットアドレスを加算す
る加算回路１０８、１０９から構成していた。また、円
の座標数は円の半径に応じて異なるため円周上の座標を
表すカウンタ１００がある値となったときにカウントを
止めるため、レジスタ１０２に円の座標数を格納してお
きカウンタ１００とレジスタ１０２の内容が一致したこ
とを検出しカウンタ１００の動作を止める動作制御回路
１０３がある。
【０００３】
【発明が解決しようとする課題】ところが、従来技術で
は、高速に円周アドレスを発生させるのには、メモリテ
ーブルのメモリアクセスタイムが高速でなければならな
い。また、メモリの容量も円の大きさに比例して非常に
大きなものを使用しなければならないという問題点があ
った。そこで、本発明はメモリテーブルに高速で大容量
のメモリを使用しなくても、高速に円周アドレスを発生
することのできる回路を提供することを目的とする。
は、高速に円周アドレスを発生させるのには、メモリテ
ーブルのメモリアクセスタイムが高速でなければならな
い。また、メモリの容量も円の大きさに比例して非常に
大きなものを使用しなければならないという問題点があ
った。そこで、本発明はメモリテーブルに高速で大容量
のメモリを使用しなくても、高速に円周アドレスを発生
することのできる回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決するため
、２つのメモリテーブルには、円の第１象限部分のみの
Ｘ、Ｙの座標値を格納しておき、外部に４つの象限を表
す２ビットのカウンタを設けてメモリテーブルからの出
力をこの２ビットの出力でメモリテーブルからのＸ、Ｙ
座標値を反転、非反転し４つの象限に変換して全円周上
の座標値を表すようにするものである。
、２つのメモリテーブルには、円の第１象限部分のみの
Ｘ、Ｙの座標値を格納しておき、外部に４つの象限を表
す２ビットのカウンタを設けてメモリテーブルからの出
力をこの２ビットの出力でメモリテーブルからのＸ、Ｙ
座標値を反転、非反転し４つの象限に変換して全円周上
の座標値を表すようにするものである。
【０００５】
【作用】上記手段により、高速にアドレスを発生するた
めに高速のメモリを必要とせず、かつ従来技術で必要と
するメモリ容量の１／４のメモリ容量で十分となる。
めに高速のメモリを必要とせず、かつ従来技術で必要と
するメモリ容量の１／４のメモリ容量で十分となる。
【０００６】
【実施例】以下、本発明の具体的実施例を図１に示して
説明する。１は４つの象限を表す２ビットカウンタ、２
は２ビットカウンタ１のキャリビットでカウントアップ
する１象限の円周上の座標値を順次出力するためのｎビ
ットカウンタである。３は円の半径データを表すレジス
タ、４、５はそれぞれ円の第一象限のＸ、Ｙ座標を出力
するＸ座標値メモリテーブルと、Ｙ座標値メモリテーブ
ルであり、ｎビットカウンタ２とレジスタ３のデータが
それぞれのアドレス線となる。Ｘ座標値メモリテーブル
４と、Ｙ座標値メモリテーブル５には中心座標が（０、
０）の円の第一象限のＸ、Ｙの座標値が円の半径毎に格
納されている。ただし、有効な座標値の数は円の半径に
よって異なるため、図３に示すようにＸ座標のデータを
出力するメモリテーブル４のＭＳＢ（最大桁ビット）を
有効なデータを表すための属性ビットとして用いて最後
のデータはＭＳＢを「１」としておきデータの終わりを
あらかじめメモリに格納しておく。Ｙ座標値メモリテー
ブル５には、Ｙ座標のデータを格納されるがＭＳＢは任
意でよい。Ｘ座標値メモリテーブル４と、Ｙ座標値メモ
リテーブル５のデータはＭＳＢを除いたビットが有効な
座標データとなる。動作制御回路１２には、Ｘ座標値メ
モリテーブル４の出力データのＭＳＢとＣＰＵからのイ
ネーブル信号と２ビットカウンタ１のキャリビットが入
力している。
説明する。１は４つの象限を表す２ビットカウンタ、２
は２ビットカウンタ１のキャリビットでカウントアップ
する１象限の円周上の座標値を順次出力するためのｎビ
ットカウンタである。３は円の半径データを表すレジス
タ、４、５はそれぞれ円の第一象限のＸ、Ｙ座標を出力
するＸ座標値メモリテーブルと、Ｙ座標値メモリテーブ
ルであり、ｎビットカウンタ２とレジスタ３のデータが
それぞれのアドレス線となる。Ｘ座標値メモリテーブル
４と、Ｙ座標値メモリテーブル５には中心座標が（０、
０）の円の第一象限のＸ、Ｙの座標値が円の半径毎に格
納されている。ただし、有効な座標値の数は円の半径に
よって異なるため、図３に示すようにＸ座標のデータを
出力するメモリテーブル４のＭＳＢ（最大桁ビット）を
有効なデータを表すための属性ビットとして用いて最後
のデータはＭＳＢを「１」としておきデータの終わりを
あらかじめメモリに格納しておく。Ｙ座標値メモリテー
ブル５には、Ｙ座標のデータを格納されるがＭＳＢは任
意でよい。Ｘ座標値メモリテーブル４と、Ｙ座標値メモ
リテーブル５のデータはＭＳＢを除いたビットが有効な
座標データとなる。動作制御回路１２には、Ｘ座標値メ
モリテーブル４の出力データのＭＳＢとＣＰＵからのイ
ネーブル信号と２ビットカウンタ１のキャリビットが入
力している。
【０００７】動作制御回路１２はイネーブル信号により
円の４つの象限を表す２ビットのカウンタ１を動作イネ
ーブルにし、Ｘ座標値メモリテーブル４のＭＳＢの出力
から円周上のデータの終わりを検出して２ビットカウン
タ１の動作をディスエーブルにする。６は２ビットカウ
ンタ１の下位ビットの出力でＸ座標値メモリテーブル４
の出力の符号を反転もしくは非反転するＸ座標符号反転
回路、７は２ビットカウンタ１の上位ビットの出力でＹ
座標値メモリテーブル５の出力の符号をを反転もしくは
非反転するＹ座標符号反転回路（０で非反転、１で反転
する）である。８は円の中心座標Ｘを表す中心Ｘ座標レ
ジスタ、９は円の中心座標Ｙを表す中心Ｙ座標レジスタ
である。１０はＸ座標符号反転回路６の出力と中心Ｘ座
標レジスタ８との出力を加算して最終的な円周上のＸ座
標アドレスを出力するＸ座標加算回路、１１はＹ座標符
号反転回路７の出力と中心Ｙ座標レジスタ９との出力を
加算して最終的な円周上のＹ座標アドレスを出力するＹ
座標加算回路である。１３はＸ座標値メモリテーブル４
のＭＳＢを除いたデータのゼロの検出を行う回路、１４
はＹ座標値メモリテーブル５のＭＳＢを除いたデータの
ゼロの検出を行う回路である。１５は前記１３、１４の
ゼロ検出回路とカウンタ１の出力とのＡＮＤを行いその
出力をＯＲするＡＮＤ−ＯＲ回路である。
円の４つの象限を表す２ビットのカウンタ１を動作イネ
ーブルにし、Ｘ座標値メモリテーブル４のＭＳＢの出力
から円周上のデータの終わりを検出して２ビットカウン
タ１の動作をディスエーブルにする。６は２ビットカウ
ンタ１の下位ビットの出力でＸ座標値メモリテーブル４
の出力の符号を反転もしくは非反転するＸ座標符号反転
回路、７は２ビットカウンタ１の上位ビットの出力でＹ
座標値メモリテーブル５の出力の符号をを反転もしくは
非反転するＹ座標符号反転回路（０で非反転、１で反転
する）である。８は円の中心座標Ｘを表す中心Ｘ座標レ
ジスタ、９は円の中心座標Ｙを表す中心Ｙ座標レジスタ
である。１０はＸ座標符号反転回路６の出力と中心Ｘ座
標レジスタ８との出力を加算して最終的な円周上のＸ座
標アドレスを出力するＸ座標加算回路、１１はＹ座標符
号反転回路７の出力と中心Ｙ座標レジスタ９との出力を
加算して最終的な円周上のＹ座標アドレスを出力するＹ
座標加算回路である。１３はＸ座標値メモリテーブル４
のＭＳＢを除いたデータのゼロの検出を行う回路、１４
はＹ座標値メモリテーブル５のＭＳＢを除いたデータの
ゼロの検出を行う回路である。１５は前記１３、１４の
ゼロ検出回路とカウンタ１の出力とのＡＮＤを行いその
出力をＯＲするＡＮＤ−ＯＲ回路である。
【０００８】クリア信号（リセット信号）が供給される
と２ビットカウンタ１、ｎビットカウンタ２はリセット
されて「０」となる。また、レジスタ３には図示しない
ＣＰＵが円の半径のデータをセットする。Ｘ座標値メモ
リテーブル４，Ｙ座標値メモリテーブル５からは、円の
半径の値に応じた第一象限のある一点のＸ、Ｙの座標値
がそれぞれ出力される。２ビットカウンタ１の下位、上
位ビットはともに０のためＸ座標値メモリテーブル４，
Ｙ座標値メモリテーブル５の出力データは、Ｘ座標符号
反転回路６、Ｙ座標符号符号反転回路７では反転されず
に出力される。ＣＰＵがイネーブル信号を動作制御回路
１２に与えると２ビットカウンタ１はカウントを開始し
カウント値は００、０１、１０、１１と変化するがｎビ
ットカウンタ２は２ビットカウンタ１からのキャリが来
るまで変化しない。そのため、Ｘ座標値メモリテーブル
４，Ｙ座標値メモリテーブル５からのＸ、Ｙ座標値デー
タもｎビットカウンタ２がカウントアップするまで同じ
値を保つ。図４に示すようにＸ、Ｙ座標値データを（Ｘ
０、Ｙ０）とすると２ビットカウンタ１の値によりＸ座
標符号反転回路６、Ｙ座標符号符号反転回路７からの出
力は となって円の４象限の座標値が生成される。図４の実線
の１／４円の座標データがメモリから出力されるデータ
で、点線の円弧が符号反転回路６、７から生成されるデ
ータである。この点線のデータはＸ座標値メモリテーブ
ル４，Ｙ座標値メモリテーブル５のアクセスタイムでは
なく２ビットカウンタ１やＸ座標符号反転回路６、Ｙ座
標符号符号反転回路７の動作速度でデータの生成速度が
決定されるため、高速なアドレス発生のためにアクセス
タイムの高速なメモリを使用する必要はない。
と２ビットカウンタ１、ｎビットカウンタ２はリセット
されて「０」となる。また、レジスタ３には図示しない
ＣＰＵが円の半径のデータをセットする。Ｘ座標値メモ
リテーブル４，Ｙ座標値メモリテーブル５からは、円の
半径の値に応じた第一象限のある一点のＸ、Ｙの座標値
がそれぞれ出力される。２ビットカウンタ１の下位、上
位ビットはともに０のためＸ座標値メモリテーブル４，
Ｙ座標値メモリテーブル５の出力データは、Ｘ座標符号
反転回路６、Ｙ座標符号符号反転回路７では反転されず
に出力される。ＣＰＵがイネーブル信号を動作制御回路
１２に与えると２ビットカウンタ１はカウントを開始し
カウント値は００、０１、１０、１１と変化するがｎビ
ットカウンタ２は２ビットカウンタ１からのキャリが来
るまで変化しない。そのため、Ｘ座標値メモリテーブル
４，Ｙ座標値メモリテーブル５からのＸ、Ｙ座標値デー
タもｎビットカウンタ２がカウントアップするまで同じ
値を保つ。図４に示すようにＸ、Ｙ座標値データを（Ｘ
０、Ｙ０）とすると２ビットカウンタ１の値によりＸ座
標符号反転回路６、Ｙ座標符号符号反転回路７からの出
力は となって円の４象限の座標値が生成される。図４の実線
の１／４円の座標データがメモリから出力されるデータ
で、点線の円弧が符号反転回路６、７から生成されるデ
ータである。この点線のデータはＸ座標値メモリテーブ
ル４，Ｙ座標値メモリテーブル５のアクセスタイムでは
なく２ビットカウンタ１やＸ座標符号反転回路６、Ｙ座
標符号符号反転回路７の動作速度でデータの生成速度が
決定されるため、高速なアドレス発生のためにアクセス
タイムの高速なメモリを使用する必要はない。
【０００９】前述の４つのデータは円の中心座標を表す
データとＸ座標加算回路１０、Ｙ座標加算回路１１で加
算され最終的なメモリアドレスとなる。ところが、Ｘ０
またはＹ０が「０」のときには象限の境界に当たるため
同じアドレスを二重に生成してしまう。そのためＸ０、
Ｙ０の値が「０」であることを検出して１とするゼロ検
出回路１３、１４の出力と、２ビットカウンタ１の２ビ
ットと、ＡＮＤしてＯＲするＡＮＤ−ＯＲゲート１５の
出力を二重アドレス信号として二重アドレスの一方を知
ることができる。この機能は、後の画像処理等でアドレ
スの重複があるとまずい場合に有用である。
データとＸ座標加算回路１０、Ｙ座標加算回路１１で加
算され最終的なメモリアドレスとなる。ところが、Ｘ０
またはＹ０が「０」のときには象限の境界に当たるため
同じアドレスを二重に生成してしまう。そのためＸ０、
Ｙ０の値が「０」であることを検出して１とするゼロ検
出回路１３、１４の出力と、２ビットカウンタ１の２ビ
ットと、ＡＮＤしてＯＲするＡＮＤ−ＯＲゲート１５の
出力を二重アドレス信号として二重アドレスの一方を知
ることができる。この機能は、後の画像処理等でアドレ
スの重複があるとまずい場合に有用である。
【００１０】ｎビットカウンタ２は２ビットカウンタ１
のキャリビットでカウントアップされてＸ座標値メモリ
テーブル４，Ｙ座標値メモリテーブル５は次の円周上の
一点のＸ、Ｙ座標値データを出力するが、Ｘ座標値メモ
リテーブル４，Ｙ座標値メモリテーブル５がデータを出
力するまでの期間はメモリのアクセスタイムに依存する
ため低速のメモリの場合には１クロックではデータが出
力されないため動作制御回路１２が２ビットカウンタ１
の動作イネーブルをメモリアクセスタイムに応じてウエ
イト制御を行う。図１のアドレス有効信号はこの動作制
御のステータスを表している。
のキャリビットでカウントアップされてＸ座標値メモリ
テーブル４，Ｙ座標値メモリテーブル５は次の円周上の
一点のＸ、Ｙ座標値データを出力するが、Ｘ座標値メモ
リテーブル４，Ｙ座標値メモリテーブル５がデータを出
力するまでの期間はメモリのアクセスタイムに依存する
ため低速のメモリの場合には１クロックではデータが出
力されないため動作制御回路１２が２ビットカウンタ１
の動作イネーブルをメモリアクセスタイムに応じてウエ
イト制御を行う。図１のアドレス有効信号はこの動作制
御のステータスを表している。
【００１１】このようにして、ｎビットカウンタ２はカ
ウントアップされ次々と円周アドレスを生成するが、Ｘ
座標値メモリテーブル４のＭＳＢが１でカウンタ１のキ
ャリービットが発生すると動作制御回路１２が全円周の
アドレス生成が終わったことを判断して動作を終了する
。
ウントアップされ次々と円周アドレスを生成するが、Ｘ
座標値メモリテーブル４のＭＳＢが１でカウンタ１のキ
ャリービットが発生すると動作制御回路１２が全円周の
アドレス生成が終わったことを判断して動作を終了する
。
【００１２】
【発明の効果】以上述べたように、本発明によればメモ
リテーブルに使用するメモリには高速のアクセスタイム
のものを使用しなくても高速にアドレスが発生でき、ま
た、メモリの容量も従来に比べて１／４にできるという
効果がある。
リテーブルに使用するメモリには高速のアクセスタイム
のものを使用しなくても高速にアドレスが発生でき、ま
た、メモリの容量も従来に比べて１／４にできるという
効果がある。
【図１】本発明の具体的実施例
【図２】従来技術の実施例
【図３】本発明の具体的実施例
【図４】本発明の具体的実施例
１ ２ビットカウンタ
２ ｎビットカウンタ
３ レジスタ
４ Ｘ座標値メモリテーブル
５ Ｙ座標値メモリテーブル
６ Ｘ座標符号反転回路
７ Ｙ座標符号反転回路
８ 中心Ｘ座標レジスタ
９ 中心Ｙ座標レジスタ
１０ Ｘ座標加算回路
１１ Ｙ座標加算回路
１２ 動作制御回路
１３ ゼロ検出回路
１４ ゼロ検出回路
１５ ＡＮＤ−ＯＲゲート
１００ 円周上の座標をスキャンするカウンタ１０１
円の半径をラッチするレジスタ１０２ 円周の座
標数をラッチするレジスタ１０３ 動作制御回路 １０４ メモリテーブル １０５ メモリテーブル １０６ レジスタ １０７ レジスタ １０８ 加算回路 １０９ 加算回路
円の半径をラッチするレジスタ１０２ 円周の座
標数をラッチするレジスタ１０３ 動作制御回路 １０４ メモリテーブル １０５ メモリテーブル １０６ レジスタ １０７ レジスタ １０８ 加算回路 １０９ 加算回路
Claims (2)
- 【請求項１】４つの象限を表す２ビットカウンタと、前
記カウンタのキャリアビットでカウントアップするｎビ
ットカウンタと、円の半径データを表すレジスタと、前
記ｎビットのカウンタと前記円の半径データを表すレジ
スタの出力がアドレスとして入力され、円の第一象限の
Ｘ座標値を出力するＸ座標値メモリテーブルと、前記ｎ
ビットのカウンタと前記円の半径データを表すレジスタ
の出力がアドレスとして入力され、円の第一象限のＹ座
標値を出力するＹ座標値メモリテーブルと、前記２ビッ
トカウンタの一方のビットの出力によって前記Ｘ座標値
メモリテーブルの出力符号の反転もしくは非反転を行っ
てデータを出力するＸ座標符号反転回路と、前記２ビッ
トカウンタの他方のビットの出力によって前記Ｙ座標値
メモリテーブルの出力符号の反転もしくは非反転を行っ
てデータを出力するＹ座標符号反転回路と、円の中心座
標を表すＸオフセットアドレスデータを表す中心Ｘ座標
レジスタと、円の中心座標を表すＹオフセットアドレス
データを表す中心Ｙ座標レジスタと、前記Ｘ座標符号反
転回路と前記中心Ｘ座標レジスタの出力を加算するＸ座
標加算回路と、前記Ｙ座標符号反転回路と前記中心Ｙ座
標レジスタの出力を加算するＹ座標加算回路と、動作開
始信号により前記２ビットカウンタを動作イネーブルに
し、Ｘ座標値メモリテーブルの出力の最大桁ビット信号
から円周上のデータの終わりを検出して前記２ビットカ
ウンタの動作をディスエーブルにする動作制御回路とか
らなる円周アドレス発生回路。 - 【請求項２】Ｘ座標値メモリテーブルまたはＹ座標値メ
モリテーブルのどちらか一方の出力データの中の１ビッ
トでアドレスの最後のデータを表すことを特徴とした請
求項１記載の円周アドレス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1943591A JPH04236681A (ja) | 1991-01-18 | 1991-01-18 | 円周アドレス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1943591A JPH04236681A (ja) | 1991-01-18 | 1991-01-18 | 円周アドレス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04236681A true JPH04236681A (ja) | 1992-08-25 |
Family
ID=11999212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1943591A Pending JPH04236681A (ja) | 1991-01-18 | 1991-01-18 | 円周アドレス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04236681A (ja) |
-
1991
- 1991-01-18 JP JP1943591A patent/JPH04236681A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01265347A (ja) | アドレス生成装置 | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| JPH0376478A (ja) | ビデオインターフェイスデータ出力反転制御回路 | |
| JPS58114176A (ja) | 図形認識装置 | |
| JP2830320B2 (ja) | 画像メモリへの描画方法 | |
| JPS60254255A (ja) | メモリ走査方式 | |
| JPS619725A (ja) | マイクロプログラム制御回路 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JPH03235184A (ja) | 画像メモリ制御装置 | |
| JPS61240375A (ja) | イメ−ジメモリ管理装置 | |
| JPH04332040A (ja) | ウエイトジェネレータ | |
| JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH04171588A (ja) | 画像メモリ書き込み装置 | |
| JPS61292679A (ja) | グラフイツク表示装置 | |
| JPS6316745A (ja) | 通信制御装置 | |
| JPH02299345A (ja) | 回線アドレス走査回路 | |
| JPS63142446A (ja) | アドレス生成方式 | |
| JPH01161537A (ja) | 割込制御装置 | |
| JPH03223948A (ja) | Ｄｍａコントローラ | |
| JPS6354641A (ja) | 画像処理用メモリ装置 | |
| JPS6334585A (ja) | デイスプレイ装置 | |
| JPS63126077A (ja) | 情報処理装置 | |
| JPS617934A (ja) | 汎用ビツト操作方式 | |
| JPH0425893A (ja) | 画像メモリのアクセス制御装置 | |
| JPS5927370A (ja) | グラフ作成回路 |