JPH0376478A - ビデオインターフェイスデータ出力反転制御回路 - Google Patents
ビデオインターフェイスデータ出力反転制御回路Info
- Publication number
- JPH0376478A JPH0376478A JP1212327A JP21232789A JPH0376478A JP H0376478 A JPH0376478 A JP H0376478A JP 1212327 A JP1212327 A JP 1212327A JP 21232789 A JP21232789 A JP 21232789A JP H0376478 A JPH0376478 A JP H0376478A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- data
- signal
- inversion
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオインターフエイ・スデータ出力反転制御
回路に関し、とくに電子写真プリンタのビデオインター
フェイスデータ出力回路に間する。
回路に関し、とくに電子写真プリンタのビデオインター
フェイスデータ出力回路に間する。
従来この種のイメージメモリデータ反転出力動作は、電
子写真プリンタ内のＣＰＵがイメージメモリ上のデータ
反転したい部分のアドレスを計算し、そのアドレスによ
りアクセスされたイメージメモリのデータを読み込み、
そのデータを反転して同一アドレスのイメージメモリに
書き込むという動作をデータ反転したい部分全体に実行
し、その後イメージメモリのデータをビデオインターフ
ェイスデータとに出力していた。
子写真プリンタ内のＣＰＵがイメージメモリ上のデータ
反転したい部分のアドレスを計算し、そのアドレスによ
りアクセスされたイメージメモリのデータを読み込み、
そのデータを反転して同一アドレスのイメージメモリに
書き込むという動作をデータ反転したい部分全体に実行
し、その後イメージメモリのデータをビデオインターフ
ェイスデータとに出力していた。
上述した従来のイメージメモリデータ反転出力動作は、
電子写真プリンタ内のＣＰＵがイメージメモリ上のデー
タ反転領域のアドレス計算およびデータ読み込み、デー
タ反転、データ書き込みをデータ反転領域全体に実行し
ているので、ＣＰＵの負荷が重く、処理速度が遅くなる
という欠点がある。
電子写真プリンタ内のＣＰＵがイメージメモリ上のデー
タ反転領域のアドレス計算およびデータ読み込み、デー
タ反転、データ書き込みをデータ反転領域全体に実行し
ているので、ＣＰＵの負荷が重く、処理速度が遅くなる
という欠点がある。
本発明のビデオインターフェイスデータ出力反転制御回
路は、ビデオインターフェイス信号の垂直ライン信号を
カウントするカウンタ、水平ビデオクロックをカウント
する２つのカウンタ、これら２つのカウンタ出力より成
る信号を入力するカウンタとビデオデータ反転・非反転
回路を有している。
路は、ビデオインターフェイス信号の垂直ライン信号を
カウントするカウンタ、水平ビデオクロックをカウント
する２つのカウンタ、これら２つのカウンタ出力より成
る信号を入力するカウンタとビデオデータ反転・非反転
回路を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の概略図である。ビデオイン
ターフェイスデータ出力反転制御回路は、オフセットラ
インカウンタ１、オフセットドツトカウンタ２、ドツト
カウンタ３、ラインカウンタ４、オフセットラインカウ
ンタゼロ検出回路５、オフセットドツトカウンタゼロ検
出回路６、ドツトカウンタゼロ検出回路７、ラインカウ
ンタゼロ検出回路８、波形形成回路９、データセレクト
回路１１、オフセットドツトレジスタ１２、ドツトレジ
スタ１３、および反転・非反転回路１０にて構成される
。
ターフェイスデータ出力反転制御回路は、オフセットラ
インカウンタ１、オフセットドツトカウンタ２、ドツト
カウンタ３、ラインカウンタ４、オフセットラインカウ
ンタゼロ検出回路５、オフセットドツトカウンタゼロ検
出回路６、ドツトカウンタゼロ検出回路７、ラインカウ
ンタゼロ検出回路８、波形形成回路９、データセレクト
回路１１、オフセットドツトレジスタ１２、ドツトレジ
スタ１３、および反転・非反転回路１０にて構成される
。
次に本発明の動作について説明する。電子写真プリンタ
内のＣＰＵ （図示せず）は、イメージメモリ（図示せ
ず）上のある特定領域のデータ反転命令を受信すると、
第２図のデータ反転領域の開始位置（Ｘ１＊ ｙｌ）と
水平ドツト数Ｘ３ 、垂直ライン数ｙ２を計算する。そ
の後ＣＰＵは第１図のデータバス１４を介して開始位置
成分の（ｙｔ １）なる値をデータセレクト回路１１
のＡ入力側に送るとともに同回路１１にオフセットライ
ンカウンタロード信号１５を与える。データセレクト回
路１１はオフセットライン力ウタロード信号１５により
Ａ入力側を選択し、データバス１４からの開始位置成分
（ｙｔ １）をオフセットラインカウンタ１へ送出し
、開始位置成分（ｙｔ １）なる値はオフセットラ
インカウンタ１にロードされる。次にＣＰＵは、同様に
データバス４を介して、開始位置成分Ｘ１をオフセット
ドツトレジスタ１２に、水平数Ｘ２をドツトレジスタ１
３に、垂直ライン数ｙ２をラインカウンタ４にそれぞれ
セットする。なおＣＰＵは、ビデオインターフェイス開
始前にオフセットラインカウンタｌにオフセットライン
カウンタイネーブル信号１６を送り、ビデオインターフ
ェイスを開始させる。
内のＣＰＵ （図示せず）は、イメージメモリ（図示せ
ず）上のある特定領域のデータ反転命令を受信すると、
第２図のデータ反転領域の開始位置（Ｘ１＊ ｙｌ）と
水平ドツト数Ｘ３ 、垂直ライン数ｙ２を計算する。そ
の後ＣＰＵは第１図のデータバス１４を介して開始位置
成分の（ｙｔ １）なる値をデータセレクト回路１１
のＡ入力側に送るとともに同回路１１にオフセットライ
ンカウンタロード信号１５を与える。データセレクト回
路１１はオフセットライン力ウタロード信号１５により
Ａ入力側を選択し、データバス１４からの開始位置成分
（ｙｔ １）をオフセットラインカウンタ１へ送出し
、開始位置成分（ｙｔ １）なる値はオフセットラ
インカウンタ１にロードされる。次にＣＰＵは、同様に
データバス４を介して、開始位置成分Ｘ１をオフセット
ドツトレジスタ１２に、水平数Ｘ２をドツトレジスタ１
３に、垂直ライン数ｙ２をラインカウンタ４にそれぞれ
セットする。なおＣＰＵは、ビデオインターフェイス開
始前にオフセットラインカウンタｌにオフセットライン
カウンタイネーブル信号１６を送り、ビデオインターフ
ェイスを開始させる。
オフセットラインカウンタ１はビデオインターフェイス
信号中の垂直ライン信号１７（第４図参照）をクロック
入力としてダウンカウントを行ない、開始位置成分（ｙ
ｔ １）の値をディクリメントしてゼロからマイナス
になる時点でオフセットラインカウンタボロー信号１８
を発生する。それによりオフセットドツトカウンタ２は
オフセットドツトレジスタ１２から開始位置成分ＸＩを
ロードし、ドツトカウンタ３はドツトレジスタ１３から
水平ドツト数Ｘ２の値をロードする。オフセットライン
カウンタボロー信号１８はさらにオフセットラインカウ
ンタゼロ検出回路５に加えられ、安定したオフセットラ
インカウンタゼロ信号１つに形成される。オフセットラ
インカウンタゼロ信号１９はオフセットドツトカウンタ
２のイネーブル端子に接続され、オフセットドツトカウ
ンタ２は水平ビデオクロック２０をクロック入力として
ダウンカウントを開始する。オフセットドツトカウンタ
２がゼロになるとオフセットドツトカウンタゼロ検出回
路６からオフセットドツトカウンタゼロ信号２１が発生
し−、ドツトカウンタ３のイネーブル端子に入る。ドツ
トカウンタ３も同様に水平ビデオクロック２０をクロッ
ク入力としてダウンカウントし、ゼロになるとドツトカ
ウンタゼロ検出回路７からドツトカウンタゼロ信号２２
が発生する。波形形成回路９にて、１ライン中の反転す
べきデータに対する反転制御信号２３（第３図参照）が
発生する。反転制御信号２３はラインカウンタ４のクロ
ック入力に接続されダウンカウントを行ない、その結果
がゼロにならない時は、反転制御信号２３にてデータセ
レクト回路１１のＢ入力側が選択され、データ“Ｏ”が
出力し、同時に反転制御信号２３はオフセットラインカ
ウンタ１のロード端子にも入力されているのでオフセッ
トラインカウンタｌは“Ｏ”をロードして垂直ライン信
号１７を待つ状態となっている。
信号中の垂直ライン信号１７（第４図参照）をクロック
入力としてダウンカウントを行ない、開始位置成分（ｙ
ｔ １）の値をディクリメントしてゼロからマイナス
になる時点でオフセットラインカウンタボロー信号１８
を発生する。それによりオフセットドツトカウンタ２は
オフセットドツトレジスタ１２から開始位置成分ＸＩを
ロードし、ドツトカウンタ３はドツトレジスタ１３から
水平ドツト数Ｘ２の値をロードする。オフセットライン
カウンタボロー信号１８はさらにオフセットラインカウ
ンタゼロ検出回路５に加えられ、安定したオフセットラ
インカウンタゼロ信号１つに形成される。オフセットラ
インカウンタゼロ信号１９はオフセットドツトカウンタ
２のイネーブル端子に接続され、オフセットドツトカウ
ンタ２は水平ビデオクロック２０をクロック入力として
ダウンカウントを開始する。オフセットドツトカウンタ
２がゼロになるとオフセットドツトカウンタゼロ検出回
路６からオフセットドツトカウンタゼロ信号２１が発生
し−、ドツトカウンタ３のイネーブル端子に入る。ドツ
トカウンタ３も同様に水平ビデオクロック２０をクロッ
ク入力としてダウンカウントし、ゼロになるとドツトカ
ウンタゼロ検出回路７からドツトカウンタゼロ信号２２
が発生する。波形形成回路９にて、１ライン中の反転す
べきデータに対する反転制御信号２３（第３図参照）が
発生する。反転制御信号２３はラインカウンタ４のクロ
ック入力に接続されダウンカウントを行ない、その結果
がゼロにならない時は、反転制御信号２３にてデータセ
レクト回路１１のＢ入力側が選択され、データ“Ｏ”が
出力し、同時に反転制御信号２３はオフセットラインカ
ウンタ１のロード端子にも入力されているのでオフセッ
トラインカウンタｌは“Ｏ”をロードして垂直ライン信
号１７を待つ状態となっている。
次の垂直ライン信号１７が入ると、その結果ゼロからマ
イナスになり、その時点でオフセットラインカウンタボ
ロー信号１８が発生し、前述と同様な動作をラインカウ
ンタ４がゼロになるまで繰り返す。
イナスになり、その時点でオフセットラインカウンタボ
ロー信号１８が発生し、前述と同様な動作をラインカウ
ンタ４がゼロになるまで繰り返す。
ラインカウンタ４がゼロになると、ラインカウンタゼロ
検出回路８によりラインカウンタゼロ信号２４が発生し
、その信号がオフセットラインカウンタ１のイネーブル
端子に入力され、オフセットラインカウンタ１はディス
イネーブル状態となって回路の動作は停止する。反転制
御信号２３により反転・非反転回路１０は反転制御信号
２３が“Ｈレベル′′の時はビデオデータ２５を非反転
し、”Ｌレベル”時のはビデオデータ２５を反転して、
ビデオインターフェイスデータ２６として外部へ送出す
る。これによりイメージメモリ上のデータ反転領域はＣ
ＰＵがいちいちデータ反転をする必要がなくなり、ＣＰ
ｔＪの処理を簡易化できる。
検出回路８によりラインカウンタゼロ信号２４が発生し
、その信号がオフセットラインカウンタ１のイネーブル
端子に入力され、オフセットラインカウンタ１はディス
イネーブル状態となって回路の動作は停止する。反転制
御信号２３により反転・非反転回路１０は反転制御信号
２３が“Ｈレベル′′の時はビデオデータ２５を非反転
し、”Ｌレベル”時のはビデオデータ２５を反転して、
ビデオインターフェイスデータ２６として外部へ送出す
る。これによりイメージメモリ上のデータ反転領域はＣ
ＰＵがいちいちデータ反転をする必要がなくなり、ＣＰ
ｔＪの処理を簡易化できる。
以上説明したように本発明は、プリンタ内のＣＰＵがイ
メージメモリ上のデータ反転処理をしていた部分をハー
ドウェア化することにより、ＣＰＵの負荷の軽減および
処理速度のスピードアップがはかれるという効果がある
。
メージメモリ上のデータ反転処理をしていた部分をハー
ドウェア化することにより、ＣＰＵの負荷の軽減および
処理速度のスピードアップがはかれるという効果がある
。
第１図は本発明のビデオデータ出力反転制御回路の概略
を示すブロック図、第２図はイメージメモリ中のデータ
反転領域を示す図、第３図は第１図中の波形形成回路の
タイムチャート、第４図はビデオインターフェイス信号
の概略タイムチャートである。 １・・・第１セツトラインカウンタ、２・・・オフセッ
トドツトカウンタ、３・・・ドツトカウンタ、４・・・
ラインカウンタ、５・・・オフセットラインカウンタゼ
ロ検出回路、６・・・オフセットドツトカウンタゼロ検
出回路、７・・・ドットカウンタゼ、口検出回路、８・
・・ラインカウンタゼロ検出回路、９・・・波形形成回
路、１０・・・反転・非反転回路、１１・・・データセ
レクト回路、１２・・・オフセットドツトレジスタ、１
３・・・ドツトレジスタ、１４・・・データバス、１５
・・・オフセットラインカウンタロード信号、１６・・
・オフセットラインカウンタイネーブル信号。
を示すブロック図、第２図はイメージメモリ中のデータ
反転領域を示す図、第３図は第１図中の波形形成回路の
タイムチャート、第４図はビデオインターフェイス信号
の概略タイムチャートである。 １・・・第１セツトラインカウンタ、２・・・オフセッ
トドツトカウンタ、３・・・ドツトカウンタ、４・・・
ラインカウンタ、５・・・オフセットラインカウンタゼ
ロ検出回路、６・・・オフセットドツトカウンタゼロ検
出回路、７・・・ドットカウンタゼ、口検出回路、８・
・・ラインカウンタゼロ検出回路、９・・・波形形成回
路、１０・・・反転・非反転回路、１１・・・データセ
レクト回路、１２・・・オフセットドツトレジスタ、１
３・・・ドツトレジスタ、１４・・・データバス、１５
・・・オフセットラインカウンタロード信号、１６・・
・オフセットラインカウンタイネーブル信号。
Claims (1)
- ビデオインターフェイス信号の垂直ライン信号をカウン
トする第１のカウンタと、水平ビデオクロックをカウン
トする第２および第３のカウンタと、前記第２および第
３のカウンタの出力から成る信号を入力とする第４のカ
ウンタと、前記カウンタの出力から成る信号を用いたビ
デオデータ反転・非反転回路とを含むことを特徴とする
ビデオインターフェイスデータ出力反転制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212327A JPH0376478A (ja) | 1989-08-18 | 1989-08-18 | ビデオインターフェイスデータ出力反転制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212327A JPH0376478A (ja) | 1989-08-18 | 1989-08-18 | ビデオインターフェイスデータ出力反転制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0376478A true JPH0376478A (ja) | 1991-04-02 |
Family
ID=16620704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212327A Pending JPH0376478A (ja) | 1989-08-18 | 1989-08-18 | ビデオインターフェイスデータ出力反転制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0376478A (ja) |
-
1989
- 1989-08-18 JP JP1212327A patent/JPH0376478A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131489B2 (ja) | ||
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| JPH0376478A (ja) | ビデオインターフェイスデータ出力反転制御回路 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPH03276218A (ja) | 電子回路制御装置 | |
| JPH04236681A (ja) | 円周アドレス発生回路 | |
| JPS6175382A (ja) | 画像表示装置 | |
| JPS61286956A (ja) | デ−タ処理装置 | |
| KR930000670B1 (ko) | 메인 cpu와 서브 cpu의 공용램 인터페이스 회로 | |
| JPH04171588A (ja) | 画像メモリ書き込み装置 | |
| JP2668215B2 (ja) | マイクロコンピユータ | |
| JPH01113875A (ja) | 画像入力装置 | |
| JPH047773A (ja) | Ｄｍａコントローラ | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPS61240375A (ja) | イメ−ジメモリ管理装置 | |
| JPH0418655A (ja) | データ処理装置 | |
| JPS63244254A (ja) | インタ−フエ−ス装置 | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JPS60192420A (ja) | 低速入力用カウンタ装置 | |
| JPH04369726A (ja) | 演算制御回路 | |
| JPH04102955A (ja) | 割込み制御装置 | |
| JPH02105242A (ja) | メモリクリア回路 | |
| JPS6214866B2 (ja) | ||
| JPS63126077A (ja) | 情報処理装置 | |
| JPH02250088A (ja) | キャラクタ移動装置 |