JPH04237290A - 標準信号検出装置 - Google Patents
標準信号検出装置Info
- Publication number
- JPH04237290A JPH04237290A JP2150791A JP2150791A JPH04237290A JP H04237290 A JPH04237290 A JP H04237290A JP 2150791 A JP2150791 A JP 2150791A JP 2150791 A JP2150791 A JP 2150791A JP H04237290 A JPH04237290 A JP H04237290A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- phase
- standard
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0010】
【産業上の利用分野】本発明はカラ−テレビジョン受像
機等に受信されたカラ−テレビジョン信号がNTSC方
式のものであるか否かを判定するために用いられる標準
信号検出装置に関するものである。
機等に受信されたカラ−テレビジョン信号がNTSC方
式のものであるか否かを判定するために用いられる標準
信号検出装置に関するものである。
【0020】
【従来の技術】例えばクリアビジョン受像機のフレ−ム
相関を利用した3次元Y/C分離においては、その必要
条件であるfsc=455/2・fH(fscは色副搬
送波周波数、fHは水平同期周波数)の関係が1フレ−
ムにわたって成立しているかどうかを判定する必要があ
る。 このような判定に標準信号検出装置が用いられる。尚、
上記関係が成立していないとき、クリアビジョン受像機
では3次元のY/C分離に代えて2次元のY/C分離を
行なう。
相関を利用した3次元Y/C分離においては、その必要
条件であるfsc=455/2・fH(fscは色副搬
送波周波数、fHは水平同期周波数)の関係が1フレ−
ムにわたって成立しているかどうかを判定する必要があ
る。 このような判定に標準信号検出装置が用いられる。尚、
上記関係が成立していないとき、クリアビジョン受像機
では3次元のY/C分離に代えて2次元のY/C分離を
行なう。
【0030】図5は従来の標準信号検出装置のブロック
図である。同図において、fscは色副搬送波であり、
入力端子1に供給される。2はこれを4倍の周波数4f
scに変換する4逓倍器である。この4逓倍器2で4逓
倍されたクロックは次の分周器3にて1/262.5×
910に分周され、更に分周器4によって1/262.
5×910分周される。これらの分周の際には、端子6
を介して入力される垂直同期信号VDをフリップフロッ
プ7で前記4逓倍器2からの4逓倍クロック4fscを
用いてシステムに同期化された垂直基準信号Vを形成し
、この垂直基準信号を用いて分周器3,4をリセットす
る。従って、2つの分周器3、4を通して出力された信
号aは4fscを1/525×910分周した信号(即
ち1フレ−ム信号)となる。標準信号検出器5では、こ
の信号aと垂直基準信号Vを比較し、それらが一致すれ
ば1フレ−ム間にわたりNTSC標準信号(fsc=4
55/2・fH)が成立しているとし、一致していなけ
れば非標準信号と判定する。
図である。同図において、fscは色副搬送波であり、
入力端子1に供給される。2はこれを4倍の周波数4f
scに変換する4逓倍器である。この4逓倍器2で4逓
倍されたクロックは次の分周器3にて1/262.5×
910に分周され、更に分周器4によって1/262.
5×910分周される。これらの分周の際には、端子6
を介して入力される垂直同期信号VDをフリップフロッ
プ7で前記4逓倍器2からの4逓倍クロック4fscを
用いてシステムに同期化された垂直基準信号Vを形成し
、この垂直基準信号を用いて分周器3,4をリセットす
る。従って、2つの分周器3、4を通して出力された信
号aは4fscを1/525×910分周した信号(即
ち1フレ−ム信号)となる。標準信号検出器5では、こ
の信号aと垂直基準信号Vを比較し、それらが一致すれ
ば1フレ−ム間にわたりNTSC標準信号(fsc=4
55/2・fH)が成立しているとし、一致していなけ
れば非標準信号と判定する。
【0040】
【発明が解決しようとする課題】しかしながら、上記の
ように構成してなる非標準信号検出装置であればフレ−
ム差をとる基準となる垂直同期信号VDをシステムに取
り込む際に垂直同期信号VDと4逓倍クロック4fsc
との位相変化による取り込みエラ−が発生したとき、誤
動作を起こすという欠点がある。特に、垂直同期信号V
Dを取り込む4fscのクロックの取り込みに寄与する
部分が垂直同期信号VDの反転変遷部分に近接している
場合は取り込みエラ−を起こし易い。このような垂直同
期信号VDと4fscクロックとの関係はジッタ−やク
ロックの立ち上がり緩慢(回路的に生じる)等によって
生じる。
ように構成してなる非標準信号検出装置であればフレ−
ム差をとる基準となる垂直同期信号VDをシステムに取
り込む際に垂直同期信号VDと4逓倍クロック4fsc
との位相変化による取り込みエラ−が発生したとき、誤
動作を起こすという欠点がある。特に、垂直同期信号V
Dを取り込む4fscのクロックの取り込みに寄与する
部分が垂直同期信号VDの反転変遷部分に近接している
場合は取り込みエラ−を起こし易い。このような垂直同
期信号VDと4fscクロックとの関係はジッタ−やク
ロックの立ち上がり緩慢(回路的に生じる)等によって
生じる。
【0050】本発明はこのような点に鑑みなされたもの
であって、クロックの取り込みに寄与する部分と垂直同
期信号の反転変遷部分が近接していて垂直同期信号の取
り込みエラ−を起こすような場合であっても確実に標準
信号か否かを判定できる標準信号検出装置を提供するこ
とを目的とする。
であって、クロックの取り込みに寄与する部分と垂直同
期信号の反転変遷部分が近接していて垂直同期信号の取
り込みエラ−を起こすような場合であっても確実に標準
信号か否かを判定できる標準信号検出装置を提供するこ
とを目的とする。
【0060】
【課題を解決するための手段】上記の目的を達成するた
め本発明の標準信号検出装置は、色副搬送波周波数を4
逓倍したクロックによって決められた色副搬送波の位相
の1フレ−ム間における位相関係を検出する第1、第2
の位相検出手段と、1フレ−ム差の基準となる垂直同期
信号の取り込みを上記4逓倍クロックによって行ない、
その出力を前記第1の位相検出器に与える第1の垂直基
準信号生成回路と、1フレ−ム差の基準となる垂直同期
信号の取り込みを上記4逓倍クロックの半周期ずれたク
ロックにて行ない、その出力を前記第2の位相検出器に
与える第2の垂直基準信号生成回路と、前記第1、第2
の位相検出器の少なくとも一方が入力信号の1フレ−ム
間の位相関係が標準信号のものであると検出したとき上
記入力信号を標準のNTSCカラ−テレビジョン信号と
判定する判定手段と、から成っている。
め本発明の標準信号検出装置は、色副搬送波周波数を4
逓倍したクロックによって決められた色副搬送波の位相
の1フレ−ム間における位相関係を検出する第1、第2
の位相検出手段と、1フレ−ム差の基準となる垂直同期
信号の取り込みを上記4逓倍クロックによって行ない、
その出力を前記第1の位相検出器に与える第1の垂直基
準信号生成回路と、1フレ−ム差の基準となる垂直同期
信号の取り込みを上記4逓倍クロックの半周期ずれたク
ロックにて行ない、その出力を前記第2の位相検出器に
与える第2の垂直基準信号生成回路と、前記第1、第2
の位相検出器の少なくとも一方が入力信号の1フレ−ム
間の位相関係が標準信号のものであると検出したとき上
記入力信号を標準のNTSCカラ−テレビジョン信号と
判定する判定手段と、から成っている。
【0070】
【作用】このような構成によると、第1、第2の垂直基
準信号生成回路において、そのいずれか一方が垂直同期
信号の反転変遷部分と4fscクロックの取り込みに寄
与する部分が近接しているため垂直同期信号の取り込み
エラ−を生じた場合であっても、他方の垂直基準信号生
成回路においては垂直同期信号の反転変遷部分と4fs
cの取り込みに寄与する部分は4fscクロックの略半
周期ずれているので、取り込みは正常に行なわれる。従
って、入力のカラ−テレビジョン信号としてNTSCの
標準信号が入力されている場合、判定手段は前記他方の
垂直基準信号生成回路の出力が与えられる位相検出器の
出力に基いて標準信号と判定する。入力信号が非標準の
カラ−テレビジョン信号である場合は、取り込みエラ−
があっても、第1、第2位相検出器の出力は標準の位相
関係であることを検出しないので、判定手段は非標準信
号と判定する。
準信号生成回路において、そのいずれか一方が垂直同期
信号の反転変遷部分と4fscクロックの取り込みに寄
与する部分が近接しているため垂直同期信号の取り込み
エラ−を生じた場合であっても、他方の垂直基準信号生
成回路においては垂直同期信号の反転変遷部分と4fs
cの取り込みに寄与する部分は4fscクロックの略半
周期ずれているので、取り込みは正常に行なわれる。従
って、入力のカラ−テレビジョン信号としてNTSCの
標準信号が入力されている場合、判定手段は前記他方の
垂直基準信号生成回路の出力が与えられる位相検出器の
出力に基いて標準信号と判定する。入力信号が非標準の
カラ−テレビジョン信号である場合は、取り込みエラ−
があっても、第1、第2位相検出器の出力は標準の位相
関係であることを検出しないので、判定手段は非標準信
号と判定する。
【0080】
【実施例】図1に示すブロック図において、入力端子1
0に与えられた色副搬送波fscは4逓倍器17にて4
fscのクロック4fsc1となり、次段のインバ−タ
18にて4fsc1から反周期ずれたクロック4fsc
2となる。また、色副搬送波fscはフリップフロップ
11にて4fsc1に同期してディジタル化され、次の
シリアル入力パラレル出力シフトレジスタ12にてfs
cの1周期分が4ビットの形でパラレルに出力される。 これらのfsc、4fsc1、フリップフロップ11の
出力F1、パラレルな4ビット出力(イ)、(ロ)、(
ハ)、(ニ)の各波形を図2に示す。
0に与えられた色副搬送波fscは4逓倍器17にて4
fscのクロック4fsc1となり、次段のインバ−タ
18にて4fsc1から反周期ずれたクロック4fsc
2となる。また、色副搬送波fscはフリップフロップ
11にて4fsc1に同期してディジタル化され、次の
シリアル入力パラレル出力シフトレジスタ12にてfs
cの1周期分が4ビットの形でパラレルに出力される。 これらのfsc、4fsc1、フリップフロップ11の
出力F1、パラレルな4ビット出力(イ)、(ロ)、(
ハ)、(ニ)の各波形を図2に示す。
【0090】このようにして得られたfscの1周期分
のデ−タは第1、第2位相検出器13、14に供給され
る。一方、1フレ−ム差を作るための基準となる垂直同
期信号VDは端子16を通して入力され、フリップフロ
ップ19により4fsc1クロックにて取り込まれV1
信号として第1位相検出器13に供給される。また、V
Dはフリップフロップ20によりクロック4fsc2に
ても取り込まれ、更にその出力は次のフリップフロップ
21にて4fsc1に同期化され、V2信号として第2
位相検出器14に供給される。4fsc1と4fsc2
とは、互いに1/2周期ずれており(位相反転関係にあ
る)、垂直同期信号VD取り込みに際し、垂直同期信号
VDとクロックの位相関係からクロック4fsc1に基
いて取り込みエラ−を起こした場合、クロック4fsc
2で取り込んで得た垂直基準信号V2を有効とし、逆に
クロック4fsc2で取り込みエラ−を起こしたとき、
クロック4fsc1で取り込んで得た垂直信号V1を有
効とする関係にある。このようにして取り込まれた垂直
基準信号V1,V2を使って同一構成の第1、第2位相
検出器13、14を動作させる。
のデ−タは第1、第2位相検出器13、14に供給され
る。一方、1フレ−ム差を作るための基準となる垂直同
期信号VDは端子16を通して入力され、フリップフロ
ップ19により4fsc1クロックにて取り込まれV1
信号として第1位相検出器13に供給される。また、V
Dはフリップフロップ20によりクロック4fsc2に
ても取り込まれ、更にその出力は次のフリップフロップ
21にて4fsc1に同期化され、V2信号として第2
位相検出器14に供給される。4fsc1と4fsc2
とは、互いに1/2周期ずれており(位相反転関係にあ
る)、垂直同期信号VD取り込みに際し、垂直同期信号
VDとクロックの位相関係からクロック4fsc1に基
いて取り込みエラ−を起こした場合、クロック4fsc
2で取り込んで得た垂直基準信号V2を有効とし、逆に
クロック4fsc2で取り込みエラ−を起こしたとき、
クロック4fsc1で取り込んで得た垂直信号V1を有
効とする関係にある。このようにして取り込まれた垂直
基準信号V1,V2を使って同一構成の第1、第2位相
検出器13、14を動作させる。
【0100】位相検出器の構成は図3のようになってお
り、図1のシフトレジスタ12からの4ビット出力が図
3の入力となり、端子22を通してDラッチフリップフ
ロップ24のD端子に与えられ、3個のDラッチフリッ
プフロップ24、25、26にて垂直基準信号V1をク
ロックとし順次ラッチされる。従って、コンパレ−タ2
7の入力デ−タPとQは1フレ−ム差のデ−タとなり、
また、コンパレ−タ27の入力Pは前段のDラッチフリ
ップフロップ26の反転出力を入力しているので、コン
パレ−タ27の出力は1フレ−ム差でfscが位相反転
している(標準信号)ときハイレベル、1フレ−ム差で
fscが位相反転していない(非標準信号)ときロ−レ
ベルとなる。
り、図1のシフトレジスタ12からの4ビット出力が図
3の入力となり、端子22を通してDラッチフリップフ
ロップ24のD端子に与えられ、3個のDラッチフリッ
プフロップ24、25、26にて垂直基準信号V1をク
ロックとし順次ラッチされる。従って、コンパレ−タ2
7の入力デ−タPとQは1フレ−ム差のデ−タとなり、
また、コンパレ−タ27の入力Pは前段のDラッチフリ
ップフロップ26の反転出力を入力しているので、コン
パレ−タ27の出力は1フレ−ム差でfscが位相反転
している(標準信号)ときハイレベル、1フレ−ム差で
fscが位相反転していない(非標準信号)ときロ−レ
ベルとなる。
【0110】コンパレ−タ27の出力は次のラッチ回路
29でラッチされ、第1位相検出器13による位相検出
結果として出力される。ここで、遅延回路28はコンパ
レ−タ27の出力とラッチ回路29の入力とのタイミン
グ合わせを行なう。第2位相検出器14の回路構成も第
1位相検出器13と同じで、垂直基準信号V1がV2に
変わっただけである。 以上のようにして得られた第1、第2位相検出器13、
14の出力は次のOR回路15にて第1、第2位相検出
器13、14の出力が共にロ−レベルのときに入力信号
を非標準信号と判定し、少なくともいずれか一方の出力
がハイレベルであれば標準信号と判定する。
29でラッチされ、第1位相検出器13による位相検出
結果として出力される。ここで、遅延回路28はコンパ
レ−タ27の出力とラッチ回路29の入力とのタイミン
グ合わせを行なう。第2位相検出器14の回路構成も第
1位相検出器13と同じで、垂直基準信号V1がV2に
変わっただけである。 以上のようにして得られた第1、第2位相検出器13、
14の出力は次のOR回路15にて第1、第2位相検出
器13、14の出力が共にロ−レベルのときに入力信号
を非標準信号と判定し、少なくともいずれか一方の出力
がハイレベルであれば標準信号と判定する。
【0120】図4はフリップフロップ19,20による
垂直同期信号VDの取り込みの様子を示す波形図であり
、同図(a)の場合はフリップフロップ19,20がい
ずれも正しく取り込みを行なっている場合を示している
。この場合は垂直同期信号VDのハイレベルからロ−レ
ベルへの変遷点Z1に対し4fsc1の立ち上がり部分
Y1,Y2が時間的に充分離れているためフリップフロ
ップ19は取り込みエラ−を生じないし、フリップフロ
ップ20も前記垂直同期信号の変遷点Z1に対し4fs
c2の立ち上がり部分Y3が充分に離れているため取り
込みのエラ−を生じないのである。
垂直同期信号VDの取り込みの様子を示す波形図であり
、同図(a)の場合はフリップフロップ19,20がい
ずれも正しく取り込みを行なっている場合を示している
。この場合は垂直同期信号VDのハイレベルからロ−レ
ベルへの変遷点Z1に対し4fsc1の立ち上がり部分
Y1,Y2が時間的に充分離れているためフリップフロ
ップ19は取り込みエラ−を生じないし、フリップフロ
ップ20も前記垂直同期信号の変遷点Z1に対し4fs
c2の立ち上がり部分Y3が充分に離れているため取り
込みのエラ−を生じないのである。
【0130】これに対し図4の(b)はフリップフロッ
プ19が取り込みエラ−を起こし、フリップフロップ2
0は正しく取り込んでいる様子を示している。即ち、垂
直同期信号VD変遷点Z2に対し4fsc1のY1が近
接しているために、Y1によって垂直同期信号VDのロ
−レベルを取り込んでしまっているのである。図4の(
c)はフリップフロップ19は正常に取り込んでいるが
、フリップフロップ20が取り込みエラ−を起こしてし
まっている場合である。
プ19が取り込みエラ−を起こし、フリップフロップ2
0は正しく取り込んでいる様子を示している。即ち、垂
直同期信号VD変遷点Z2に対し4fsc1のY1が近
接しているために、Y1によって垂直同期信号VDのロ
−レベルを取り込んでしまっているのである。図4の(
c)はフリップフロップ19は正常に取り込んでいるが
、フリップフロップ20が取り込みエラ−を起こしてし
まっている場合である。
【0140】上記(b)(c)のように一方が取り込み
エラ−を生じていても本実施例の装置によれば、標準信
号の検出動作に影響はない。例えば、標準のNTSCカ
ラ−テレビジョン信号を入力しているときに、図4の(
b)の如くフリップフロップ19の取り込みエラ−によ
って垂直基準信号V1が誤ったものとなり、図1の第1
位相検出回路13で非標準信号であるという誤検出をし
ても、フリップフロップ20に対し正しく取り込まれた
垂直基準信号V2が与えられる第2位相検出回路14で
は標準信号であることを検出するからであり、OR回路
15は先にも述べたように第1、第2位相検出回路13
,14のいずれか一方の出力ハイレベル(標準信号)を
示していれば、入力信号を標準信号と判定するからであ
る。図4の(c)の場合も同様に今度は第1位相検出回
路13が標準信号であることを検出し、第2位相検出回
路14が誤検出し、結果としてOR回路15では入力信
号が標準信号であることを判定する。
エラ−を生じていても本実施例の装置によれば、標準信
号の検出動作に影響はない。例えば、標準のNTSCカ
ラ−テレビジョン信号を入力しているときに、図4の(
b)の如くフリップフロップ19の取り込みエラ−によ
って垂直基準信号V1が誤ったものとなり、図1の第1
位相検出回路13で非標準信号であるという誤検出をし
ても、フリップフロップ20に対し正しく取り込まれた
垂直基準信号V2が与えられる第2位相検出回路14で
は標準信号であることを検出するからであり、OR回路
15は先にも述べたように第1、第2位相検出回路13
,14のいずれか一方の出力ハイレベル(標準信号)を
示していれば、入力信号を標準信号と判定するからであ
る。図4の(c)の場合も同様に今度は第1位相検出回
路13が標準信号であることを検出し、第2位相検出回
路14が誤検出し、結果としてOR回路15では入力信
号が標準信号であることを判定する。
【0150】入力信号が非標準信号のNTSCカラ−テ
レビジョン受像機の場合は、取り込みのエラ−があって
も、なくても1フレ−ム間で位相が反転関係になるとい
う可能性が殆どないので、第1、第2位相検出器13,
14はいずれもロ−レベルを示し、その結果、OR回路
15は非標準信号を判定することになる。
レビジョン受像機の場合は、取り込みのエラ−があって
も、なくても1フレ−ム間で位相が反転関係になるとい
う可能性が殆どないので、第1、第2位相検出器13,
14はいずれもロ−レベルを示し、その結果、OR回路
15は非標準信号を判定することになる。
【0160】
【発明の効果】本発明によれば、標準のNTSCカラ−
テレビジョン信号を受信しているときに第1、第2の垂
直基準信号生成回路のいずれか一方で垂直同期信号の取
り込みエラ−を生じても、他方で正しく取り込みを行な
うような構成になっているので、非標準信号であると誤
判定する虞はなくなり、信頼性が向上するという効果が
あり、極めて有用である。
テレビジョン信号を受信しているときに第1、第2の垂
直基準信号生成回路のいずれか一方で垂直同期信号の取
り込みエラ−を生じても、他方で正しく取り込みを行な
うような構成になっているので、非標準信号であると誤
判定する虞はなくなり、信頼性が向上するという効果が
あり、極めて有用である。
【図1】 本発明を実施した標準信号検出回路のブロ
ック回路図
ック回路図
【図2】 図1の各部の波形図
【図3】 図1の一部分の回路構成図
【図4】 図
1の装置の動作説明図
1の装置の動作説明図
【図5】 従来例のブロック回路図
10 入力端子
11 フリップフロップ
12 シフトレジスタ
13 第1位相検出回路
14 第2位相検出回路
15 OR回路
17 4逓倍器
18 インバ−タ
19、20、21 フリップフロップ24、25、2
6 Dラッチ回路 27 コンパレ−タ
6 Dラッチ回路 27 コンパレ−タ
Claims (1)
- 【請求項1】色副搬送波周波数を4逓倍したクロックに
よって決められた色副搬送波の位相の1フレ−ム間にお
ける位相関係を検出する第1、第2の位相検出手段と、
1フレ−ム差の基準となる垂直同期信号の取り込みを上
記4逓倍クロックによって行ない、その出力を前記第1
の位相検出器に与える第1の垂直基準信号生成回路と、
1フレ−ム差の基準となる垂直同期信号の取り込みを上
記4逓倍クロックの半周期ずれたクロックにて行ない、
その出力を前記第2の位相検出器に与える第2の垂直基
準信号生成回路と、前記第1、第2の位相検出器の少な
くとも一方が入力信号の1フレ−ム間の位相関係が標準
信号のものであると検出したとき上記入力信号を標準の
NTSCカラ−テレビジョン信号と判定する判定手段と
、から成る標準信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150791A JPH04237290A (ja) | 1991-01-21 | 1991-01-21 | 標準信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150791A JPH04237290A (ja) | 1991-01-21 | 1991-01-21 | 標準信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04237290A true JPH04237290A (ja) | 1992-08-25 |
Family
ID=12056882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2150791A Pending JPH04237290A (ja) | 1991-01-21 | 1991-01-21 | 標準信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04237290A (ja) |
-
1991
- 1991-01-21 JP JP2150791A patent/JPH04237290A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466553B1 (ko) | 지연 정정 회로 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JP3276242B2 (ja) | ディジタル色信号復調装置 | |
| JPH04237290A (ja) | 標準信号検出装置 | |
| US7277134B2 (en) | Chrominance signal demodulation apparatus | |
| US7321397B2 (en) | Composite color frame identifier system and method | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP3632541B2 (ja) | 同期処理回路 | |
| JP2563402B2 (ja) | 非標準信号検出回路 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP3871901B2 (ja) | 映像表示装置 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| KR950000207Y1 (ko) | 텔레비젼 수상기의 인터리이브 검출회로 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPH0218636B2 (ja) | ||
| US7085654B2 (en) | Phase based system and method for determining signal consistency | |
| JPH09289597A (ja) | Tv信号検出回路 | |
| JPH01213074A (ja) | 同期クランプ回路 | |
| KR0169372B1 (ko) | 필드신호 검출장치 | |
| JPH04890A (ja) | 色副搬送波発生装置 | |
| WO2005025233A1 (en) | Composite color frame identifier system and method | |
| JP2003134355A (ja) | テレビジョン信号の標準/非標準判別装置 | |
| JP2000115577A (ja) | 同期検出装置 |