JPH0423841B2

JPH0423841B2 -

Info

Publication number: JPH0423841B2
Application number: JP59037574A
Authority: JP
Inventors: Kazuhiko Yamamori; Masaji Konno; Takeshi Horiuchi; Yoshihiro Akita
Original assignee: Toshiba Corp; Nippon Telegraph and Telephone Corp
Current assignee: Toshiba Corp; NTT Inc
Priority date: 1984-02-29
Filing date: 1984-02-29
Publication date: 1992-04-23
Also published as: JPS60182209A

Description

【発明の詳細な説明】［発明の技術分野］本発明は、電話機等の端末機器における送話あ
るいは受話信号レベルを入力信号レベルに拘らず
一定に保つ回路に係わり、特に出力信号レベルを
任意に可変設定できる自動利得制御回路に関す
る。

［発明の技術的背景とその問題点］従来、この種の回路として、例えば第１図に
示す如く、信号レベル可変回路１の出力信号を整
流回路２で整流してその整流レベルを差動増幅器
３で直流電圧可変回路４にて設定された直流電圧
と比較し、その差電圧により時定数回路５の出力
レベルを制御してこの制御出力で上記信号レベル
可変回路１の利得を可変することにより、信号レ
ベル可変回路１の出力信号レベルを上記直流電圧
可変回路４の設定電圧と等しくなるようにしたも
のがある。

ところが、このような回路は、無信号時の回線
雑音等の異常増幅を抑制するため、時定数回路５
の放電時定数を比較的長く設定して信号レベル可
変回路１の利得変化が緩慢になるように構成して
いる。このため、直流電圧可変回路４のつまみを
調整して信号レベル可変回路１の出力信号レベル
を可変しようとしても、信号レベル可変回路１の
動作が応答性良く追従しない欠点があつた。

そこで、従来では、例えば第１図に示す如く、
ロータリスイツチ等を用いたリセツト回路６を設
け、このリセツト回路６を前記直流電圧設定回路
４のつまみと連動させて、このつまみが一定量操
作される毎に前記時定数回路５をリセツトするよ
うにしている。このようにすれば、信号レベル可
変回路１の出力信号レベルは、リセツト直後こそ
最大レベルに達するが、その後時定数回路５の放
電時定数よりも短かい充電時定数に従つて比較的
短時間のうちに直流電圧可変回路４で設定した値
に達する。

しかるに、上記従来の回路にあつては、直流電
圧可変回路４を調整する度毎に、１回もしくは操
作量によつては複数回時定数回路５がリセツトさ
れることになるため、調整時に信号レベル可変回
路１の出力信号レベルが大きく変動して送話特性
あるいは受話特性を劣化させることになり、極め
て好ましくなかつた。また、リセツト回路６は機
械的接点を用いた回路であるため、接触不良等を
起し易く動作が不安定であり、これを改善するに
は構成が複雑化して高価になるという欠点があつ
た。

［発明の目的］本発明は、音声の瞬断などに起因する音声の復
帰時の信号レベルにふらつきを生じさせず安定的
なAGC動作を行え、かつ基準レベルの変更時な
どには簡易、高信頼性な構成で応答性よくレベル
設定が行える自動利得制御回路を提供することを
目的とする。

［発明の概要］本発明は、上記目的を達成するために、信号伝
送路中に設けられた信号レベル可変回路と、この
信号レベル可変回路への入力信号に対するレベル
値を検出する信号検出回路と、この信号検出回路
により検出された信号レベルをデジタル化して入
力信号検出情報とする第１のアナログ・デジタル
変換回路と、前記信号レベル可変回路の出力信号
レベルを設定するための基準値設定信号をデジタ
ル化して基準値信号情報とする第２のアナログ・
デジタル変換回路と、前記入力信号検出情報を所
定サンプル毎に一旦ストアし、所定サンプル期間
後の前記入力信号検出情報との比較結果に応じて
それぞれ所定の一定値を逐次加算あるいは減算し
た累積結果を記憶するための記憶領域を有する第
１の記憶手段と、前記入力信号検出情報を所定サ
ンプル毎に一旦ストアし、所定サンプル期間後の
前記入力信号検出情報との比較結果に応じてそれ
ぞれ所定の一定値を逐次加算あるいは減算した累
積結果を記憶するめの記憶領域を有する第２の記
憶手段と、前記第１の記憶手段に記憶された累積
値と前記第２の記憶手段に記憶された累積値との
うちの値の大きい累積値を所定期間毎に経時的に
選択する時定数回路とを備え、前記時定数回路の
値と前記基準値信号情報との差情報を算出し、こ
の差情報に相当する利得制御信号を発生しこの利
得制御信号を前記信号レベル可変回路に制御入力
として供給して利得を可変せしめるようにしたも
のである。

［発明の実施例］第２図は、本発明の一実施例における自動利得
制御回路のブロツク構成図である。

この回路は、信号レベル可変回路１への入力信
号を整流回路２で整流してその整流出力、つまり
入力信号検出レベルをＡ／Ｄ変換器１０でデジタ
ル化して制御回路２０に導びき、かつ直流電圧可
変回路４で設定された基準電圧をＡ／Ｄ変換器３
０でデジタル化して上記制御回路２０に導入し、
この制御回路２０で求められた制御情報をＤ／Ａ
変換器４０でアナログ信号に変換してこの信号を
利得制御信号として信号レベル可変回路１に供給
し、これにより出力信号レベルが一定となるよう
に信号レベル可変回路１の利得を制御するように
構成したものである。

制御回路２０は、例えば第２図に示す如くマイ
クロプロセツサからなる中央制御部（CPU）２
１と、このCPU２１の実行プログラムを記憶し
たリード・オンリー・メモリ（ROM）２２と、
入力情報や演算情報を一時記憶するためのランダ
ム・アクセス・メモリ（RAM）２３とから構成
されている。そして、制御回路２０はCPU２１
にて次のような演算動作および制御動作を行な
う。

まず、上記各Ａ／Ｄ変換器１０，３０でデジタ
ル値に変換された入力信号情報、および基準値情
報である設定レベル情報が一定のタイミング毎
に、一時RAM２３に記憶される。

RAM２３に記憶された設定レベル情報は、信
号レベル可変回路１の利得を設定するのに供す
る。

すなわち、直流電圧可変回路４で基準電圧が設
定されたことで定まるＡ／Ｄ変換器３０の出力デ
ジタル値は、制御回路２０を介してＤ／Ａ変換器
４０に供給され、信号レベル可変回路１での定常
利得が定まる。

また、上記入力情報は、一旦上記RAM２３に
ストアされる。上記RAM２３には、上記入力情
報を記憶する領域のほかに第１および第２の記憶
領域が設定されている。この第１および第２の記
憶領域は等価的にレジスタとして働き、初期状態
における第１および第２の記憶領域の初期値は
「０」である。以後、一定のタイミング毎に、新
たな入力信号情報と第１の記憶領域の内容との比
較および第１の記憶領域の内容と第２の記憶領域
の内容との比較を行ない、比較結果に応じ現在値
に一定値の加算または減算を行なつて、上記第１
および第２の記憶領域の値を、演算結果値に順次
書き換える。このとき、上記比較自体は、一定の
タイミング、例えば、0.25ｍsec毎に行なわれる。
しかし、上記加算または減算は、比較タイミング
毎に行なうのではなく、例えば、一定値（例えば
0.75dB）を加算するのは上記第１の記憶領域に
ストアされた値に対して入力信号情報が８タイミ
ング継続して大きいと判断されたとき、すなわち
第１の記憶領域にストアされた値に対して入力信
号情報が２ｍsec間にわたつて大きいときのみで
ある。また、減算に関しては、上記第１の記憶領
域にストアされた値に対し入力信号情報が3000タ
イミング継続して小さいと判断されたとき、すな
わち第１の記憶領域にストアされた値に対し入力
信号情報が750ｍsec間にわたつて小さいときのみ
である。

このように、上記第１の記憶領域にストアされ
た値に対する一定値の加算と減算の条件を違える
ことで、結果的に充電時定数と放電時定数を変え
ることになる。上記の例、上記第１の記憶領域に
ストアされた値に対する一定値の加減算の例で
は、放電時定数は充電時定数の375倍となる。

また、比較タイミング毎に上記加減算を行なわ
ないようにしたのは、上記信号レベル可変回路１
の利得が急変しないようにするためである。

上記の説明は、第１の記憶領域にストアされた
値に対する一定値の加減算を上述の条件のもとに
行なう、充放電動作の説明であるが、同様に第２
の記憶領域にストアされた値に対する一定値（例
えば0.75dB）の加減算条件を設定することでも
充放電回路が等価的に形成される。

すなわち、RAM２３に形成した第１および第
２の記憶領域にストアされた値に対し、それぞれ
上記CPU２１により一定値の加減算を累積的に
行なうことで、充放電時定数回路を２個有するこ
とになる。

ここで、上記第１の記憶領域を用いて形成され
る第１の時定数回路は、通常の通話信号のレベル
変化に追随せしめるために働き、上記第２の記憶
領域を用いて形成される第２の時定数回路は、受
話／送話の切換過渡時等に追随するためのもので
ある。

上記第２の記憶領域を用いた上記第２の時定数
回路についてさらに説明するに、通話相手の声を
聞いている状態から逆に相手に対し発声をする時
間間隔は、通常の会話レベルの変化に比べ極めて
緩慢であるので、第１の時定数回路に対し第２の
時定数回路の時定数をAGC動作を行なう上で大
きくする必要がある。

上記第１の時定数回路は等価充電時定数を
LA1、等価放電時定数をLB1とすると前述した関
係から、 LA1＝16ｍsec／6dB ……(1) LB1＝6sec／6dB ……(2) なる関係を得る。

(1)式は充電時に入力信号レベルが倍の値となる
のに16ｍsecを要し、(2)式は放電時に入力信号レ
ベルが半値となるのに6sec要することを意味す
る。

また、0.25ｍsec毎のタイミングでRAM２３に
ストアされた値と入力信号情報の値との比較に基
づき、前述のように充電時には８回大なる比較結
果が継続したときに、放電時には3000回小なる比
較結果が継続したときに0.75dBの加減算を行な
うことから、 750ｍsec／２ｍsec＝6sec／16ｍsec＝3000／８＝37
5……(3) なる関係を得る。

同様に、第２の時定数回路の等価充電時定数を
LA2、等価放電時定数をLB2とすると、例えば、 LA2＝6sec／6dB ……(4) LB2＝20sec／6dB ……(5) に設定する。

また、第２の時定数回路では0.25ｍsec毎のタ
イミングで、RAM２３にストアされた値と入力
情報の値との比較に基づき、充電時には3000回
（750ｍsec間）大なる比較結果が継続したときに、
放電時には10000回（2.5sec間）小なる比較結果
が継続したときに0.75dBの加減算を行なうので、 2.5sec／750ｍsec＝20sec／6sec＝10000／3000＝3.
3……(6) なる関係を得る。

つまり、話者の交代に追随するための第２の時
定数回路においては、放電時定数は充電時定数の
3.3倍である。

上記のように入力信号V_Aを整流回路２で整流
した信号をＡ／Ｄ変換器１０でデジタル信号に変
換した信号は、上述したように、RAM２３の第
１および第２の記憶領域を用いてCPU２１によ
る第１の時定数回路、第２の時定数回路によりフ
イルタ動作を受ける。

そして、上記CPU２１は、上記フイルタ動作
中に上記RAM２３にストアされた第１の記憶領
域の値と第２の記憶領域の値との比較を行い、大
きいほうの値をフイルタ値としてサンプルする。

このフイルタ値としてサンプルされる上記第１
の記憶領域、第２の記憶領域にストアされたフイ
ルタ電圧値の大小関係を第４図に示す。

第４図中○イは、電源投入時における立上り特性
を示すもので、M1は第１の記憶領域の内容の変
化を、またM2は第２の記憶領域の内容の変化を
それぞれ示している。

また上記定常状態において、何らかの理由によ
り音声の瞬断が生じると、検出信号レベルが瞬間
的に低下することになるが、CPU２１では上記
検出信号レベルの変化に対して第１の放電時定数
LB1が付与されるので、第１の記憶領域の内容
M1は第４図○ロに示す如くわずかしか減少しない。
このため、この第１の記憶領域の内容M1により
支配される信号レベル可変回路１の利得が大きく
変化することはなく、この結果音声の復帰時の信
号レベルのふらつきは生じない。

一方、話の中断等により比較的長時間音声が途
断えると、その検出信号レベルの低下に伴つて第
４図○ハに示す如く、第１の記憶領域の内容M1は
比較的短かい第１の放電時定数LB1に従つて大き
く低下する。しかるに、このとき第２の記憶領域
の内容M2は、長い第２の放電時定数LB2により
それほど大きく低下しないため、上記第１の記憶
領域の内容M1よりも大きくなる。したがつて、
この期間では、第１の記憶領域の内容M1に代つ
て第２の記憶領域の内容M2が基準値情報との減
算に供され、この結果信号レベル可変回路１の利
得は、上記第２の記憶領域の内容M2と後述する
基準値情報との差に対応して制御される。このた
め、音声の復帰時に信号レベル可変回路１が異常
増幅を起すことはない。

第４図に示したように、入力信号V_Aに対する
フイルタ電圧が上記第１の記憶領域または第２の
記憶領域からサンプルされたフイルタ値V_A′は、
CPU２１の動作により、レベル設定のための基
準値情報V_Bとの間で、 V_C＝V_A′−V_B ……(7) なる演算を行なうのに供する。

上記第(7)式による演算は、直流電圧可変回路４
で設定した電位に基づく信号ゲインとフイルタ電
圧との差電圧を意味し、当該演算はCPU２１に
よつて行われる。このCPU２１によつて得られ
たデジタル形態の上記第(7)式に対する演算結果は
Ｄ／Ａ変換器４０によつてアナログ信号に変換さ
れて信号レベル可変回路１に対する利得制御情報
として加えられる。

ここで、上記(7)式による演算結果V_CがV_C＞０
であれば、差分に応じ上記信号レベル可変回路１
の減衰量を増加する。

これとは逆に、演算結果V_CがV_C≦０であると
きは、減衰量を０とし、出力信号V_Oのレベルを
一定レベルとする。

次に以上の動作を第３図を参照しながらさらに
詳しく説明する。

() 第３図は、上述した本発明に係る自動利得
制御回路における比較動作の制御手順の概略を
示すフローチヤートであり、まずデジタル化さ
れた入力信号情報V_A′と第１の記憶領域にスト
アされている値との比較を行う。上記第１の記
憶領域の初期値は前述したように「０」である
が、入力信号情報V_A′は入力信号V_Aを平滑化
した値なので、初期状態では入力信号情報
V_A′は第１の記憶領域の値（初期値「０」）よ
りも大きい。このため、初期状態では第１の記
憶領域に一定値（0.75dB）を加算する。この
ことは上記第１の記憶領域の値が0.75dBに相
当する値に書き替えられることを意味する。

リターンによつて、次に入力信号情報V_A′と
比較するときに比較対象となる第１の記憶領域
にストアされている値は上記0.75dBに相当す
る値である。このような比較はリターン動作が
繰り返すごとに行われ、比較結果に応じ上記第
１の記憶領域にストアされる値は巡回的に加算
または減算される。

すなわち、上記第１の記憶領域に巡回的に加
算された値に対して入力信号情報V_A′の値が大
きい状態が継続する場合には、上記第１の記憶
領域にストアされる値は累積的に増加する。こ
の場合結果的に上記第１の記憶領域をあたかも
コンデンサとしているが如く、当該領域の値は
入力情報レベルV_A′と同等となるまで増加し、
充電動作と等価な動作を行う。

これとは逆に、第１の記憶領域にストアされ
ている値に対して入力信号情報V_A′の値が小さ
い状態が継続すると、上記第１の記憶領域の値
は漸次減少して放電動作と等価な動作を行う。

このようにして第３図中の入力信号情報
V_A′と第１の記憶領域にストアされた値との巡
回的な比較によつて等価的に前述の第１の時定
数回路をなす。

() 次に上記第１の時定数回路をなす第１の記
憶領域の値は第２の記憶領域の値と比較され
る。この比較は第３図の制御手順にリターンに
より巡回的に行われ、比較結果に応じ上記第２
の記憶領域の値は、順次一定値が加算または減
算される。

このため、上記第２の記憶領域は、前述した
第２の時定数（充放電時定数、ともに第１の時
定数よりも大きい）を呈する第２の時定数回路
に供する。

() この後、第１の記憶領域の値と第２の記憶
領域の値との大小の判定を行う。

この判定は、上記信号レベル可変回路１に対
する制御量を上記第１および第２の記憶領域の
いずれか大きい方の値で制御し、制御量の急変
を防ぐのに供する。

() このようにして定まつた第１または第２の
記憶領域に得られる等価フイルタ電圧は、前述
の直流電圧可変回路４で設定された基準電圧と
の差情報がCPU２１で算出され、当該差電圧
に応じた値に応じ、上記信号レベル可変回路１
の減衰量が制御される。

上述した（）〜（）の制御ステツプを繰り
返すことで、整流回路２に得られる入力信号に応
じた整流電圧に追随するフイルタ電圧を得ること
ができる。

さて、以上のような通話動作中に、話者が直流
電圧可変回路４のつまみを受話音声信号レベルを
増加させる方向に操作すると、制御回路２０の
RAM２３に、それまでの基準値情報に代つて上
記操作による新たな基準値情報が記憶される。そ
して、この新たな基準値情報は、CPU２１にて
時定数演算を終了した入力信号情報（第１および
第２の記憶領域の内容のうちの値の大きい方）と
即時減算される。そうしてこの減算により得られ
た差情報は、利得制御情報に変換されたのち信号
レベル可変回路１に供給され、この結果信号レベ
ル可変回路１の利得は即時上記基準値に対応する
値に変化する。したがつて、以後入力音声信号は
上記基準値により定めたレベルで一定となる。

以上のように、本実施例によれば、入力信号情
報と第１の記憶領域の内容との比較結果に応じた
一定値の加算および減算を、加算は第１の記憶領
域の内容に対して入力信号情報が８タイミング継
続して大きいときに、また減算は第１の記憶領域
の内容に対して入力信号情報が3000タイミング継
続して小さいときにそれぞれ行うといつた具合
に、加算および減算をおこなう条件を異ならせ、
第１の時定数回路の放電時定数を充電時定数に比
して大きく設定したことにより、音声の瞬断等よ
るレベル変化に対しては利得変化を緩慢として音
声の復帰時の信号レベルのふらつきを防止でき、
かつ基準レベルの変更時にはリセツト動作などを
行なわずとも応用性よくレベル設定が行えるよう
になる。このようにリセツト動作などを行う必要
がないことから、ロータリスイツチ機構や連動機
構等を使用した複雑なリセツト回路を不要にでき
るので、構成簡単にして信頼性の高い回路を提供
できる利点がある。

また本実施例では、制御系がフイードフオワー
ド系となつているために、安定的な動作を行わし
めることができる。

さらに本実施例によれば、第１の時定数回路に
加えて、この第１の時定数回路よりも充電時定
数、放電時定数ともに大きな第２の時定数回路を
設け、この第１および第２の時定数回路のそれぞ
れの出力のうちの値の大きい方を基準値情報との
減算に供しているので、例えば話者の交代時など
における比較的長い時間の音声中断が生じたとし
ても、音声の復帰時に異常増幅が起きることを防
止可能である。

なお、本発明は上記実施例に限定されるもので
はない。例えば上記実施例では回線を介して到来
した信号に対してレベル制御を行なう場合につい
て説明したが、マイクロホンから入力された音声
に対して適用してもよい。ただしこの場合には、
パツドの減衰量を基準値情報として制御回路２０
に供給すればよい。また、CPU２１で、 V_C＝V_A′／V_B なる演算を行なつたのちに、この演算で得られた
V_CをCPU２１で対数変換すれば、演算回路を減
らして演算素度を高め得るとともに、ダイナミツ
クレンジを広くできる。さらに、信号レベル可変
回路としては、利得制御情報に従つて減衰量を可
変制御するものの他に、増幅度を可変制御するも
のを適用してもよい。その他、時定数演算の手順
や時定数演算の回数等についても本発明の要旨を
逸脱しないい範囲で種々変形して実施できる。

［発明の効果］以上詳述したように本発明は、信号伝送路中に
設けられた信号レベル可変回路と、この信号レベ
ル可変回路への入力信号に対するレベル値を検出
する信号検出回路と、この信号検出回路により検
出された信号レベルをデジタル化して入力信号検
出情報とする第１のアナログ・デジタル変換回路
と、前記信号レベル可変回路の出力信号レベルを
設定するための基準値設定信号をデジタル化して
基準値信号情報とする第２のアナログ・デジタル
変換回路と、前記入力信号検出情報を所定サンプ
ル毎に一旦ストアし、所定サンプル期間後の前記
入力信号検出情報との比較結果に応じてそれぞれ
所定の一定値を逐次加算あるいは減算した累積結
果を記憶するための記憶領域を有する第１の記憶
手段と、前記入力信号検出情報を所定サンプル毎
に一旦ストアし、所定サンプル期間後の前記入力
信号検出情報との比較結果に応じてそれぞれ所定
の一定値を逐次加算あるいは減算した累積結果を
記憶するための記憶領域を有する第２の記憶手段
と、前記第１の記憶手段に記憶された累積値と前
記第２の記憶手段に記憶された累積値とのうちの
値の大きい累積値を所定期間毎に経時的に選択す
る時定数回路とを備え、前記時定数回路の値と前
記基準信号情報との差情報を算出し、この差情報
に相当する利得制御信号を発生しこの利得制御信
号を前記信号レベル可変回路に制御入力として供
給して利得を可変せしめるようにしたものであ
る。

従つて本発明によれば、音声の瞬断などに起因
する音声の復帰時の信号レベルにふらつきを生じ
させず安定的なAGC動作を行え、かつ基準レベ
ルの変更時などには簡易、高信頼性な構成で応答
性よくレベル設定が行える自動利得制御回路を提
供することができる。

【図面の簡単な説明】

第１図は従来における自動利得制御回路のブロ
ツク構成図、第２図は本発明の一実施例における
自動利得制御回路のブロツク構成図、第３図は同
回路における制御回路の制御手順を示すフローチ
ヤート、第４図は第２図に示した回路の作用説明
に用いるためのもので、時定数演算の結果を示す
特性図である。１……信号レベル可変回路、２……整流回路、
４……直流電圧可変回路、１０，３０……Ａ／Ｄ
変換器、２０……制御回路、２１……CPU、２
２……ROM、２３……RAM、４０……Ｄ／Ａ
変換器。

Claims

【特許請求の範囲】１信号伝送路中に設けられた信号レベル可変回
路と、この信号レベル可変回路への入力信号に対する
レベル値を検出する信号検出回路と、この信号検出回路により検出された信号レベル
をデジタル化して入力信号検出情報とする第１の
アナログ・デジタル変換回路と、前記信号レベル可変回路の出力信号レベルを設
定するための基準値設定信号をデジタル化して基
準値信号情報とする第２のアナログ・デジタル変
換回路と、前記入力信号検出情報を所定サンプル毎に一旦
ストアし、所定サンプル期間後の前記入力信号検
出情報との比較結果に応じてそれぞれ所定の一定
値を逐次加算あるいは減算した累積結果を記憶す
るための記憶領域を有する第１の記憶手段と、前記入力信号検出情報を所定サンプル毎に一旦
ストアし、所定サンプル期間後の前記第１の記憶
領域に記憶された累積値との比較結果に応じてそ
れぞれ所定の一定値を逐次加算あるいは減算した
累積結果を記憶するための記憶領域を有する第２
の記憶手段と、前記第１の記憶手段に記憶された累積値と前記
第２の記憶手段に記憶された累積値とのうちの値
の大きい累積値を所定期間毎に経時的に選択する
時定数回路と、この時定数回路の値と前記基準値信号情報との
差情報を算出し、この差情報に相当する利得制御
信号を発生しこの利得制御信号を前記信号レベル
可変回路に制御入力として供給して利得を可変せ
しめる制御信号発生回路とを具備したことを特徴
とする自動利得制御回路。