JPH04238538A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04238538A JPH04238538A JP615691A JP615691A JPH04238538A JP H04238538 A JPH04238538 A JP H04238538A JP 615691 A JP615691 A JP 615691A JP 615691 A JP615691 A JP 615691A JP H04238538 A JPH04238538 A JP H04238538A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- circuit
- task
- priority
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の割込回路に
関するものである。
関するものである。
【０００２】
【従来の技術】従来の半導体装置の割込回路は図５に示
す構成である。１は割込受付回路、２は割込ベクトル回
路、３はＣＰＵ（中央処理装置）、４はタスク決定回路
である。発生した割込要因は１の割込受付回路で受付け
られ、２の割込ベクトル回路で割込処理ルーチンの先頭
ベクトルが発生され、３のＣＰＵで割込処理ルーチンが
実行される。また、４のタスクが指定され、指定したタ
スクを３のＣＰＵが実行する。２の割込ベクトル回路と
４のタスク決定回路は相互に無関係にＣＰＵの実行に影
響を与えるため、例えば、図６のように、４つのタスク
が、１命令ごと、時分割で動作するマイコンにおいて、
タスクａに割込要求があり、受理され、タスクａの割込
動作が行なわれたとしても、他のタスクｂ，ｃ，ｄはタ
スクａの割込動作とは無関係にそれぞれのタスクの実行
を行なうものである。
す構成である。１は割込受付回路、２は割込ベクトル回
路、３はＣＰＵ（中央処理装置）、４はタスク決定回路
である。発生した割込要因は１の割込受付回路で受付け
られ、２の割込ベクトル回路で割込処理ルーチンの先頭
ベクトルが発生され、３のＣＰＵで割込処理ルーチンが
実行される。また、４のタスクが指定され、指定したタ
スクを３のＣＰＵが実行する。２の割込ベクトル回路と
４のタスク決定回路は相互に無関係にＣＰＵの実行に影
響を与えるため、例えば、図６のように、４つのタスク
が、１命令ごと、時分割で動作するマイコンにおいて、
タスクａに割込要求があり、受理され、タスクａの割込
動作が行なわれたとしても、他のタスクｂ，ｃ，ｄはタ
スクａの割込動作とは無関係にそれぞれのタスクの実行
を行なうものである。
【０００３】
【発明が解決しようとする課題】前記のような構成をも
つ割込回路では図６のようにタスクａの割込処理が他の
タスクｂ，ｃ，ｄの動作に影響をおよぼさず、割込処理
に速度を必要としない用途や、他のタスクの動作が継続
する必要のある用途では、このような処理方式もよい。 しかし、割込処理に要する時間は他のタスクｂ，ｃ，ｄ
が、タスクａの割込処理中にも実行されるため、その時
間が加算されることになり、割込処理を終了するまでに
要する時間が、その割込処理のみを実行する時間より多
くかかり、高速の割込応答性を必要とする用途に向かな
いという課題を有していた。本発明は上記従来の問題点
を解決するもので、割込受付回路と割込ベクトル回路と
優先割込回路を接続し、優先割込回路と優先割込フラグ
とタスク決定回路を接続し、高速割込応答を必要とする
用途において、割込処理を他のタスクの実行より優先さ
せ、短時間で割込処理を行なうことのできる半導体装置
を提供することを目的としている。
つ割込回路では図６のようにタスクａの割込処理が他の
タスクｂ，ｃ，ｄの動作に影響をおよぼさず、割込処理
に速度を必要としない用途や、他のタスクの動作が継続
する必要のある用途では、このような処理方式もよい。 しかし、割込処理に要する時間は他のタスクｂ，ｃ，ｄ
が、タスクａの割込処理中にも実行されるため、その時
間が加算されることになり、割込処理を終了するまでに
要する時間が、その割込処理のみを実行する時間より多
くかかり、高速の割込応答性を必要とする用途に向かな
いという課題を有していた。本発明は上記従来の問題点
を解決するもので、割込受付回路と割込ベクトル回路と
優先割込回路を接続し、優先割込回路と優先割込フラグ
とタスク決定回路を接続し、高速割込応答を必要とする
用途において、割込処理を他のタスクの実行より優先さ
せ、短時間で割込処理を行なうことのできる半導体装置
を提供することを目的としている。
【０００４】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、割込受付回路と割込ベクトル
回路と優先割込回路と優先割込フラグとタスク決定回路
を有し、割込受付回路には割込ベクトル回路と優先割込
回路を接続し、また優先割込回路には優先割込フラグと
タスク決定回路を接続する構成を有している。
に本発明の半導体装置は、割込受付回路と割込ベクトル
回路と優先割込回路と優先割込フラグとタスク決定回路
を有し、割込受付回路には割込ベクトル回路と優先割込
回路を接続し、また優先割込回路には優先割込フラグと
タスク決定回路を接続する構成を有している。
【０００５】
【作用】この構成によって、優先割込フラグにより、短
時間で処理する優先割込処理をするか、他のタスクと並
行動作をする通常の割込処理をするかを決定する。優先
割込処理をする場合、タスク決定回路が他のタスク処理
を停止し、割込処理だけを実行するので、通常の他の並
行動作を含む割込処理より短時間で割込処理を実行する
ことができる。
時間で処理する優先割込処理をするか、他のタスクと並
行動作をする通常の割込処理をするかを決定する。優先
割込処理をする場合、タスク決定回路が他のタスク処理
を停止し、割込処理だけを実行するので、通常の他の並
行動作を含む割込処理より短時間で割込処理を実行する
ことができる。
【０００６】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図１は本発明の構成である。１は割込
受付回路、２は割込ベクトル回路、３はＣＰＵ、４はタ
スク決定回路、５は優先割込回路、６は優先割込フラグ
である。図２は本発明の第１の実施例における半導体装
置の割込動作を示すものである。以下その動作を説明す
る。半導体装置はタスクａ，ｂ，ｃ，ｄの４つのタスク
を１命令実行ずつ、タスクを切りかえながら、各タスク
を時分割して並行動作している。タスクａの優先割込フ
ラグをセットしている時、タスクａの割込要求があり、
受理された時、他のタスクｂ，ｃ，ｄを停止し、タスク
ａの割込処理を実行する。割込処理がおわれば、元の並
行動作をつづける。以上のような実施例によれば、割込
受付回路に割込ベクトル回路と優先割込回路を接続し、
優先割込回路に優先割込フラグとタスク決定回路を接続
することにより、割込処理を優先的に実行でき、短時間
に割込処理を行なうことができる。図３は本発明の第２
の実施例における半導体装置の割込動作を示すものであ
る。以下その動作を説明する。半導体装置は実施例１の
ように割込動作している。割込処理の応答性が必要なと
ころだけ、他のタスクｂ，ｃ，ｄを停止し、タスクａの
割込処理を行なう。スピードの必要としない処理にはい
ったなら優先割込フラグをクリアし、通常の並行動作を
する割込処理に戻す。図２と異なるのは、割込処理の途
中で優先割込フラグをクリアする点である。以上のよう
に、優先割込フラグをクリアし、通常の並行動作に戻せ
る機能を設けることにより、割込の応答性をそこなわず
、他のタスクの動作の停止時間をあまりとらない割込処
理を実現できる。図４は本発明の第３の実施例における
半導体装置の割込動作を示すものである。以下その動作
を説明する。半導体装置は実施例１，２のように４つの
タスクを実行し、割込受付があり、タスクａは割込処理
を他のタスクｂ，ｃ，ｄの処理と並行動作している。 他のタスクｂ，ｃ，ｄの動作が停止してもよい場合、割
込処理の途中で、優先割込フラグをセットし、タスクｂ
，ｃ，ｄを停止し、タスクａの割込処理を行なう。図２
，図３と異なるのは、割込処理の前には優先割込フラグ
がセットされておらず、割込処理の途中で優先割込フラ
グをセットする点である。以上のように優先フラグを割
込処理の途中でセットし、割込処理の途中から優先割込
処理に移行できることにより、他のタスクの処理の必要
性を考えて、割込処理時間の短縮をはかることができる
。
ながら説明する。図１は本発明の構成である。１は割込
受付回路、２は割込ベクトル回路、３はＣＰＵ、４はタ
スク決定回路、５は優先割込回路、６は優先割込フラグ
である。図２は本発明の第１の実施例における半導体装
置の割込動作を示すものである。以下その動作を説明す
る。半導体装置はタスクａ，ｂ，ｃ，ｄの４つのタスク
を１命令実行ずつ、タスクを切りかえながら、各タスク
を時分割して並行動作している。タスクａの優先割込フ
ラグをセットしている時、タスクａの割込要求があり、
受理された時、他のタスクｂ，ｃ，ｄを停止し、タスク
ａの割込処理を実行する。割込処理がおわれば、元の並
行動作をつづける。以上のような実施例によれば、割込
受付回路に割込ベクトル回路と優先割込回路を接続し、
優先割込回路に優先割込フラグとタスク決定回路を接続
することにより、割込処理を優先的に実行でき、短時間
に割込処理を行なうことができる。図３は本発明の第２
の実施例における半導体装置の割込動作を示すものであ
る。以下その動作を説明する。半導体装置は実施例１の
ように割込動作している。割込処理の応答性が必要なと
ころだけ、他のタスクｂ，ｃ，ｄを停止し、タスクａの
割込処理を行なう。スピードの必要としない処理にはい
ったなら優先割込フラグをクリアし、通常の並行動作を
する割込処理に戻す。図２と異なるのは、割込処理の途
中で優先割込フラグをクリアする点である。以上のよう
に、優先割込フラグをクリアし、通常の並行動作に戻せ
る機能を設けることにより、割込の応答性をそこなわず
、他のタスクの動作の停止時間をあまりとらない割込処
理を実現できる。図４は本発明の第３の実施例における
半導体装置の割込動作を示すものである。以下その動作
を説明する。半導体装置は実施例１，２のように４つの
タスクを実行し、割込受付があり、タスクａは割込処理
を他のタスクｂ，ｃ，ｄの処理と並行動作している。 他のタスクｂ，ｃ，ｄの動作が停止してもよい場合、割
込処理の途中で、優先割込フラグをセットし、タスクｂ
，ｃ，ｄを停止し、タスクａの割込処理を行なう。図２
，図３と異なるのは、割込処理の前には優先割込フラグ
がセットされておらず、割込処理の途中で優先割込フラ
グをセットする点である。以上のように優先フラグを割
込処理の途中でセットし、割込処理の途中から優先割込
処理に移行できることにより、他のタスクの処理の必要
性を考えて、割込処理時間の短縮をはかることができる
。
【０００７】
【発明の効果】以上のように本発明は割込受付回路と優
先割込回路と割込ベクトル回路を接続し、優先割込回路
と優先割込フラグとタスク決定回路を接続することによ
り、割込処理の時間を短縮することができる優れた半導
体装置を実現できるものである。
先割込回路と割込ベクトル回路を接続し、優先割込回路
と優先割込フラグとタスク決定回路を接続することによ
り、割込処理の時間を短縮することができる優れた半導
体装置を実現できるものである。
【図１】本発明の半導体装置の構成図
【図２】第１の実施例の半導体装置の割込動作図
【図３
】第２の実施例の半導体装置の割込動作図
】第２の実施例の半導体装置の割込動作図
【図４】第３
の実施例の半導体装置の割込動作図
の実施例の半導体装置の割込動作図
【図５】従来の半導
体装置の構成図
体装置の構成図
【図６】従来の半導体装置の割込動作図
１ 割込受付回路
２ 割込ベクトル回路
３ ＣＰＵ（中央処理装置）
４ タスク決定回路
５ 優先割込回路
６ 優先割込フラグ
Claims (1)
- 【請求項１】割込受付回路と割込ベクトル回路と優先割
込回路と優先割込フラグとタスク決定回路とから構成さ
れ、割込受付回路と割込ベクトル回路と優先割込回路が
接続され、優先割込回路と優先割込フラグとタスク決定
回路が接続されることを特徴とする割込回路を有する半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006156A JP2574539B2 (ja) | 1991-01-23 | 1991-01-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006156A JP2574539B2 (ja) | 1991-01-23 | 1991-01-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04238538A true JPH04238538A (ja) | 1992-08-26 |
| JP2574539B2 JP2574539B2 (ja) | 1997-01-22 |
Family
ID=11630669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006156A Expired - Fee Related JP2574539B2 (ja) | 1991-01-23 | 1991-01-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574539B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154236A (ja) * | 1987-12-10 | 1989-06-16 | Matsushita Electric Ind Co Ltd | 時分割タスク実行装置 |
-
1991
- 1991-01-23 JP JP3006156A patent/JP2574539B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154236A (ja) * | 1987-12-10 | 1989-06-16 | Matsushita Electric Ind Co Ltd | 時分割タスク実行装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2574539B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650493B2 (ja) | データ処理装置 | |
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| JPH04238538A (ja) | 半導体装置 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH07160650A (ja) | タスクの実行制御装置 | |
| JP2659603B2 (ja) | 演算処理方法および演算処理装置 | |
| JP2580072B2 (ja) | 割込み処理装置 | |
| JPH0433130A (ja) | マルチチップ構成方法 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH01154236A (ja) | 時分割タスク実行装置 | |
| JPS5998256A (ja) | 割込制御装置 | |
| JPS6230452B2 (ja) | ||
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPS63707A (ja) | 制御装置 | |
| JPS62271137A (ja) | 複数タイプのロ−ドモジユ−ル呼出し方式 | |
| JPS63261431A (ja) | マ−ジ・プロセス制御方式 | |
| JPH0679271B2 (ja) | ル−プ制御回路 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS61226839A (ja) | イベント処理方式 | |
| JPH03209528A (ja) | 高速割込み処理装置 | |
| JPH0363866A (ja) | マスタースレーブプロセッサ | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH01166153A (ja) | スチール制御方式 | |
| JPH05143360A (ja) | マイクロコンピユータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |