JPH04238561A - メッセージ転送方式 - Google Patents
メッセージ転送方式Info
- Publication number
- JPH04238561A JPH04238561A JP610291A JP610291A JPH04238561A JP H04238561 A JPH04238561 A JP H04238561A JP 610291 A JP610291 A JP 610291A JP 610291 A JP610291 A JP 610291A JP H04238561 A JPH04238561 A JP H04238561A
- Authority
- JP
- Japan
- Prior art keywords
- register
- message
- processing
- read
- slave module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はメッセージ転送方式に関
し、特にＲＭＷ処理機能を持つシステムバスを経由して
マスタモジュールとスレーブモジュール間でメッセージ
転送を行うデータ処理装置のメッセージ転送方式に関す
る。
し、特にＲＭＷ処理機能を持つシステムバスを経由して
マスタモジュールとスレーブモジュール間でメッセージ
転送を行うデータ処理装置のメッセージ転送方式に関す
る。
【０００２】
【従来の技術】従来、システムバスを経由してマスタモ
ジュールとスレーブモジュール間のメッセージ転送を行
うデータ処理装置の第１の例では、マスタモジュールが
スレーブモジュールに対しメッセージを送信した後、ス
レーブモジュールはメッセージ受信拒否信号により、ス
レーブモジュールのメッセージ受信が失敗したことをマ
スタモジュールに報告し、マスタモジュールは一定時間
後に再びメッセージを送出してリトライを行っている。
ジュールとスレーブモジュール間のメッセージ転送を行
うデータ処理装置の第１の例では、マスタモジュールが
スレーブモジュールに対しメッセージを送信した後、ス
レーブモジュールはメッセージ受信拒否信号により、ス
レーブモジュールのメッセージ受信が失敗したことをマ
スタモジュールに報告し、マスタモジュールは一定時間
後に再びメッセージを送出してリトライを行っている。
【０００３】また、メッセージ受信拒否信号を持たない
データ処理装置の第２の例においては、スレーブモジュ
ールのメッセージ受信レジスタが受信可能になるまでシ
ステムバスを占有してしまっている。
データ処理装置の第２の例においては、スレーブモジュ
ールのメッセージ受信レジスタが受信可能になるまでシ
ステムバスを占有してしまっている。
【０００４】
【発明が解決しようとする課題】上述した従来のデータ
処理装置の第１の例ではメッセージ受信拒否信号線が必
要となり、また第２の例ではメッセージ受信レジスタが
使用可能になるまでシステムバスを占有してしまうので
他のモジュールがシステムバスをアクセスすることがで
きないためデータ処理装置のスループットを低下させる
という問題点があった。
処理装置の第１の例ではメッセージ受信拒否信号線が必
要となり、また第２の例ではメッセージ受信レジスタが
使用可能になるまでシステムバスを占有してしまうので
他のモジュールがシステムバスをアクセスすることがで
きないためデータ処理装置のスループットを低下させる
という問題点があった。
【０００５】
【課題を解決するための手段】本発明のメッセージ転送
方式は、同一バスサイクルで読出し処理，書込み処理を
連続して行うＲＭＷ処理機能を持つシステムバスを経由
してマスタモジュールとスレーブモジュール間でメッセ
ージ転送を行うメッセージ転送方式において、前記スレ
ーブモジュールは書込み専用のメッセージ受信レジスタ
と、前記メッセージ受信レジスタと同じアドレスにマッ
ピングされ前記メッセージ受信レジスタが使用可能かど
うかを表示する読出し専用の状態表示レジスタとを備え
、前記マスタモジュールはメッセージ送出の際にＲＭＷ
処理の読出し処理において読み出した前記スレーブモジ
ュールの前記状態表示レジスタの内容によりＲＭＷ処理
の書込み処理を実行するか否かを判断する判断手段を備
えている。
方式は、同一バスサイクルで読出し処理，書込み処理を
連続して行うＲＭＷ処理機能を持つシステムバスを経由
してマスタモジュールとスレーブモジュール間でメッセ
ージ転送を行うメッセージ転送方式において、前記スレ
ーブモジュールは書込み専用のメッセージ受信レジスタ
と、前記メッセージ受信レジスタと同じアドレスにマッ
ピングされ前記メッセージ受信レジスタが使用可能かど
うかを表示する読出し専用の状態表示レジスタとを備え
、前記マスタモジュールはメッセージ送出の際にＲＭＷ
処理の読出し処理において読み出した前記スレーブモジ
ュールの前記状態表示レジスタの内容によりＲＭＷ処理
の書込み処理を実行するか否かを判断する判断手段を備
えている。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明のメッセージ転送方式の一実
施例を示すデータ処理装置のブロック図である。
施例を示すデータ処理装置のブロック図である。
【０００８】本実施例のデータ処理装置では、同一バス
サイクルでＲＭＷ処理機能を持つシステムバス１０を経
由してマスタモジュール１とスレーブモジュール１１間
でメッセージ転送を行う。
サイクルでＲＭＷ処理機能を持つシステムバス１０を経
由してマスタモジュール１とスレーブモジュール１１間
でメッセージ転送を行う。
【０００９】マスタモジュール１からスレーブモジュー
ル１１にメッセージを転送する際には、マイクロプロセ
ッサ３はメッセージレジスタ７からメッセージ受信レジ
スタ１４へメッセージを送るためバスサイクルを起動す
る。この時、ＲＭＷ応答処理を用い、まず状態表示レジ
スタ１７を読み出し、バス制御部２内の読出し処理回路
４の状態チェック回路５において、メッセージ受信レジ
スタ１４の使用中（ＢＵＳＹ）フラグがセットされてい
るか否かを判断し、使用中でなければ、同一バスサイク
ルでバス制御部２内の書込み処理回路６のメッセージレ
ジスタ７からメッセージをメッセージ受信レジスタ１４
に送出する。これと共に、ＢＵＳＹフラグ生成回路１５
はメッセージ受信レジスタ１４が使用中となることによ
り、状態表示レジスタ１７のＢＵＳＹフラグをセットす
る。
ル１１にメッセージを転送する際には、マイクロプロセ
ッサ３はメッセージレジスタ７からメッセージ受信レジ
スタ１４へメッセージを送るためバスサイクルを起動す
る。この時、ＲＭＷ応答処理を用い、まず状態表示レジ
スタ１７を読み出し、バス制御部２内の読出し処理回路
４の状態チェック回路５において、メッセージ受信レジ
スタ１４の使用中（ＢＵＳＹ）フラグがセットされてい
るか否かを判断し、使用中でなければ、同一バスサイク
ルでバス制御部２内の書込み処理回路６のメッセージレ
ジスタ７からメッセージをメッセージ受信レジスタ１４
に送出する。これと共に、ＢＵＳＹフラグ生成回路１５
はメッセージ受信レジスタ１４が使用中となることによ
り、状態表示レジスタ１７のＢＵＳＹフラグをセットす
る。
【００１０】状態表示レジスタ１７の読出しにおいて使
用中であれば書込み処理回路６は同一サイクルでの書込
み処理（メッセージの書込み）は行わない。マイクロプ
ロセッサ３はバスサイクル終了後、終了レジスタ８によ
り読出しバスサイクルの実行結果を知る。
用中であれば書込み処理回路６は同一サイクルでの書込
み処理（メッセージの書込み）は行わない。マイクロプ
ロセッサ３はバスサイクル終了後、終了レジスタ８によ
り読出しバスサイクルの実行結果を知る。
【００１１】なお、バス制御部１２内のＢＵＳＹフラグ
リセット回路１６はメッセージ受信レジスタ１４の使用
が解除されたとき状態表示レジスタ１７のＢＵＳＹフラ
グをリセットする。またマイクロプロセッサ１３はバス
制御部１２の制御を司る。
リセット回路１６はメッセージ受信レジスタ１４の使用
が解除されたとき状態表示レジスタ１７のＢＵＳＹフラ
グをリセットする。またマイクロプロセッサ１３はバス
制御部１２の制御を司る。
【００１２】
【発明の効果】以上説明したように本発明は、メッセー
ジ受信拒否信号線を必要とせず、またメッセージ受信レ
ジスタが使用可能状態になるまでシステムバスを占有し
てしまうことがなくなり、データ処理装置のスループッ
トを向上させることができるという効果を有する。
ジ受信拒否信号線を必要とせず、またメッセージ受信レ
ジスタが使用可能状態になるまでシステムバスを占有し
てしまうことがなくなり、データ処理装置のスループッ
トを向上させることができるという効果を有する。
【図１】本発明のメッセージ転送方式の一実施例を示す
データ処理装置のブロック図である。
データ処理装置のブロック図である。
１ マスタモジュール
２，１２ バス制御部
３，１３ マイクロプロセッサ
４ 読出し処理回路
５ 状態チェック回路
６ 書込み処理回路
７ メッセージレジスタ
８ 終了レジスタ
１０ システムバス
１１ スレーブモジュール
１４ メッセージ受信レジスタ
１５ ＢＵＳＹ中フラグ生成回路１６ Ｂ
ＵＳＹ中フラグリセット回路１７ 状態表示レジ
スタ
ＵＳＹ中フラグリセット回路１７ 状態表示レジ
スタ
Claims (1)
- 【請求項１】 同一バスサイクルで読出し処理，書込
み処理を連続して行う（リード・モディファイ・ライト
：以後“ＲＭＷ”と記す）処理機能を持つシステムバス
を経由してマスタモジュールとスレーブモジュール間で
メッセージ転送を行うメッセージ転送方式において、前
記スレーブモジュールは書込み専用のメッセージ受信レ
ジスタと、前記メッセージ受信レジスタと同じアドレス
にマッピングされ前記メッセージ受信レジスタが使用可
能かどうかを表示する読出し専用の状態表示レジスタと
を備え、前記マスタモジュールはメッセージ送出の際に
ＲＭＷ処理の読出し処理において読み出した前記スレー
ブモジュールの前記状態表示レジスタの内容によりＲＭ
Ｗ処理の書込み処理を実行するか否かを判断する判断手
段を備えることを特徴とするメッセージ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP610291A JPH04238561A (ja) | 1991-01-23 | 1991-01-23 | メッセージ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP610291A JPH04238561A (ja) | 1991-01-23 | 1991-01-23 | メッセージ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238561A true JPH04238561A (ja) | 1992-08-26 |
Family
ID=11629142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP610291A Pending JPH04238561A (ja) | 1991-01-23 | 1991-01-23 | メッセージ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238561A (ja) |
-
1991
- 1991-01-23 JP JP610291A patent/JPH04238561A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4322451B2 (ja) | Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式 | |
| JPS63255759A (ja) | 制御システム | |
| JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| JP3703532B2 (ja) | 多重化アドレスバスを備えたコンピュータシステム | |
| JPH04238561A (ja) | メッセージ転送方式 | |
| JP2988443B2 (ja) | データ転送方式 | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2000155738A (ja) | データ処理装置 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPH04361352A (ja) | Ｉ／ｏバスゲートウェイ制御方式 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH01133444A (ja) | システムバス制御装置 | |
| EP0171940A1 (en) | A direct memory access device and a method of using the device in a data transfer system | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPS63268056A (ja) | バス変換装置 | |
| JPH02257356A (ja) | マルチプロセッサシステムのデータ転送方法 | |
| JPH1139217A (ja) | キャッシュメモリのエラー処理機構 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPS6134654A (ja) | バスマスタ制御装置 |