JPH04240741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04240741A JPH04240741A JP3006998A JP699891A JPH04240741A JP H04240741 A JPH04240741 A JP H04240741A JP 3006998 A JP3006998 A JP 3006998A JP 699891 A JP699891 A JP 699891A JP H04240741 A JPH04240741 A JP H04240741A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode pattern
- melting point
- low melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータや一般電
子機器に用いられる半導体装置に関する。
子機器に用いられる半導体装置に関する。
【０００２】
【従来の技術】図２は従来の半導体装置の断面図を示し
ており、１は半導体チップであり、２はその表面にある
外部電極用アルミニウム電極であり、３はその表面に金
ワイヤーを接合して切断したスタッド状金バンプ、４は
その下側にガラス，セラミック等の実装基板５上の銅箔
電極パターン６との接続用の銀ペーストである。７は全
体をカバーする樹脂コートである。
ており、１は半導体チップであり、２はその表面にある
外部電極用アルミニウム電極であり、３はその表面に金
ワイヤーを接合して切断したスタッド状金バンプ、４は
その下側にガラス，セラミック等の実装基板５上の銅箔
電極パターン６との接続用の銀ペーストである。７は全
体をカバーする樹脂コートである。
【０００３】また図３は図２の半導体装置の透視外観斜
視図である。次にその製法について説明する。アルミニ
ウム電極２の表面にワイヤーボンド機を用いて金ワイヤ
ーを付け、切断し、この後この高さを揃えるため上より
治具で押える。このようにしてスタッド状金バンプ３を
作成し、この先端に銀ペースト４を少量かつ一定量付け
る。
視図である。次にその製法について説明する。アルミニ
ウム電極２の表面にワイヤーボンド機を用いて金ワイヤ
ーを付け、切断し、この後この高さを揃えるため上より
治具で押える。このようにしてスタッド状金バンプ３を
作成し、この先端に銀ペースト４を少量かつ一定量付け
る。
【０００４】これを実装基板５の表面の電極パターン６
の所定の位置に位置合わせをして、上よりのせた後、加
熱し銀ペースト４を硬化させる。この後、樹脂コート７
を塗布、硬化させる。このように、上記従来の半導体装
置でも高密度に実装することができる。
の所定の位置に位置合わせをして、上よりのせた後、加
熱し銀ペースト４を硬化させる。この後、樹脂コート７
を塗布、硬化させる。このように、上記従来の半導体装
置でも高密度に実装することができる。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置では、金バンプ３と実装基板５の電極パタ
ーン６を銀ペースト４で接続しているため、高温高湿下
で銀のマイグレーションによる電極間のショートが起こ
るという課題があった。さらに銀ペーストのため接続抵
抗が大きく、電流を多く流す回路では電圧降下が大きい
という課題があった。
の半導体装置では、金バンプ３と実装基板５の電極パタ
ーン６を銀ペースト４で接続しているため、高温高湿下
で銀のマイグレーションによる電極間のショートが起こ
るという課題があった。さらに銀ペーストのため接続抵
抗が大きく、電流を多く流す回路では電圧降下が大きい
という課題があった。
【０００６】本発明はこのような従来の課題を解決する
ものであり、高信頼性に優れた半導体装置を提供するこ
とを目的とするものである。
ものであり、高信頼性に優れた半導体装置を提供するこ
とを目的とするものである。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明は、半導体チップを金バンプの先端部に付与さ
れたインジウム・ガリウム合金等の低融点金属を介して
実装基板上の電極パターンに接続して実装した構成より
なる。
に本発明は、半導体チップを金バンプの先端部に付与さ
れたインジウム・ガリウム合金等の低融点金属を介して
実装基板上の電極パターンに接続して実装した構成より
なる。
【０００８】
【作用】この構成によって、常温で液状の低融点金属を
用いて接続しているので、マイグレーションが起こらず
、接続抵抗も小さくなる。
用いて接続しているので、マイグレーションが起こらず
、接続抵抗も小さくなる。
【０００９】
【実施例】図１は本発明の一実施例の半導体装置の断面
図を示すものであり、１１は半導体チップ、１２はその
表面のアルミニウム電極、１３はアルミニウム電極１２
上に金ワイヤーをボンデイングした後切断したスタッド
状金バンプ、１４はインジウム・ガリウム合金等の低融
点金属、１５はガラス板やアルミナ等のセラミックから
なる実装基板、１６は実装基板１５上の電極パターン、
１７は全体を機械的，化学的に保護するための樹脂コー
トである。
図を示すものであり、１１は半導体チップ、１２はその
表面のアルミニウム電極、１３はアルミニウム電極１２
上に金ワイヤーをボンデイングした後切断したスタッド
状金バンプ、１４はインジウム・ガリウム合金等の低融
点金属、１５はガラス板やアルミナ等のセラミックから
なる実装基板、１６は実装基板１５上の電極パターン、
１７は全体を機械的，化学的に保護するための樹脂コー
トである。
【００１０】次に上記構成の製法について説明する。ア
ルミニウム電極１２の表面に形成したスタッド状金バン
プ１３はその後高さを約５０μに揃えるため、上より治
具で加圧する。その後、これをインジウム・ガリウムの
合金からなる常温で液状の低融点金属１４の入った底の
浅い約２５μの容器に浸し、金バンプ１３の先端に低融
点金属１４を少量かつ一定量付ける。これを実装基板１
５の表面に形成された電極パターン１６の所定の位置に
正確に合わし、上よりのせる。この後全体にシリコンや
エポキシ樹脂等の樹脂コート１７を塗布し硬化させる。
ルミニウム電極１２の表面に形成したスタッド状金バン
プ１３はその後高さを約５０μに揃えるため、上より治
具で加圧する。その後、これをインジウム・ガリウムの
合金からなる常温で液状の低融点金属１４の入った底の
浅い約２５μの容器に浸し、金バンプ１３の先端に低融
点金属１４を少量かつ一定量付ける。これを実装基板１
５の表面に形成された電極パターン１６の所定の位置に
正確に合わし、上よりのせる。この後全体にシリコンや
エポキシ樹脂等の樹脂コート１７を塗布し硬化させる。
【００１１】このように上記実施例によれば、金バンプ
１３と電極パターン１６の接続をインジウム・ガリウム
合金のような液状の低融点金属１４を用いて行なうこと
により、銀ペーストを用いた時の銀のマイグレーション
も起らず、接続抵抗も低いという効果を有する。
１３と電極パターン１６の接続をインジウム・ガリウム
合金のような液状の低融点金属１４を用いて行なうこと
により、銀ペーストを用いた時の銀のマイグレーション
も起らず、接続抵抗も低いという効果を有する。
【００１２】さらに常温で液状のため金バンプ１３と電
極パターン１６とのギャップの微小のばらつきをも、そ
の表面張力でギャップの大小も吸収することができる。 また半導体チップ１１と実装基板１５との熱膨張係数の
違いによる収縮ひずみも、液状であるため吸収すること
ができる効果を有する。
極パターン１６とのギャップの微小のばらつきをも、そ
の表面張力でギャップの大小も吸収することができる。 また半導体チップ１１と実装基板１５との熱膨張係数の
違いによる収縮ひずみも、液状であるため吸収すること
ができる効果を有する。
【００１３】
【発明の効果】以上のように本発明は半導体チップを金
バンプの先端部に付与されたインジウム・ガリウム合金
等の低融点金属を介して実装基板上の電極パターンに接
続して実装した構成によるので、金属のマイグレーショ
ンが起らず、接続抵抗も低く、金バンプと電極パターン
とのギャップの違いも吸収することができ、さらに半導
体チップと実装基板との熱膨張係数の違いによる収縮ひ
ずみも吸収できる半導体装置を提供できる。
バンプの先端部に付与されたインジウム・ガリウム合金
等の低融点金属を介して実装基板上の電極パターンに接
続して実装した構成によるので、金属のマイグレーショ
ンが起らず、接続抵抗も低く、金バンプと電極パターン
とのギャップの違いも吸収することができ、さらに半導
体チップと実装基板との熱膨張係数の違いによる収縮ひ
ずみも吸収できる半導体装置を提供できる。
【図１】本発明の一実施例の半導体装置の拡大断面図
【
図２】従来の半導体装置の拡大断面図
図２】従来の半導体装置の拡大断面図
【図３】図２の従
来の半導体装置の透視外観斜視図
来の半導体装置の透視外観斜視図
１１ 半導体チップ
１２ アルミニウム電極（電極）
１３ 金バンプ
１４ 低融点金属
１５ 実装基板
１６ 電極パターン
Claims (1)
- 【請求項１】半導体チップ上の外部接続用電極上に形成
された金バンプと実装基板上の電極パターンを接続する
半導体装置において、前記半導体チップを前記金バンプ
の先端部に付与されたインジウム・ガリウム合金等の低
融点金属を介して前記実装基板上の電極パターンに接続
して実装したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006998A JPH04240741A (ja) | 1991-01-24 | 1991-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006998A JPH04240741A (ja) | 1991-01-24 | 1991-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04240741A true JPH04240741A (ja) | 1992-08-28 |
Family
ID=11653783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006998A Pending JPH04240741A (ja) | 1991-01-24 | 1991-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04240741A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994018698A1 (en) * | 1993-02-09 | 1994-08-18 | Hans Peter Peloschek | METHOD FOR ELECTRICALLY CONDUCTIVE CONNECTING AND MECHANICAL FASTENING OF ICs ON CONDUCTING PATTERNS OF SUBSTRATES AND THE APPLICATION THEREOF |
| US9204551B2 (en) | 2010-11-22 | 2015-12-01 | Lenovo Innovations Limited (Hong Kong) | Mounting structure and mounting method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130540A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 半導体素子実装構造 |
| JPH02159047A (ja) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | フラックスレス接合方法 |
-
1991
- 1991-01-24 JP JP3006998A patent/JPH04240741A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130540A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 半導体素子実装構造 |
| JPH02159047A (ja) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | フラックスレス接合方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994018698A1 (en) * | 1993-02-09 | 1994-08-18 | Hans Peter Peloschek | METHOD FOR ELECTRICALLY CONDUCTIVE CONNECTING AND MECHANICAL FASTENING OF ICs ON CONDUCTING PATTERNS OF SUBSTRATES AND THE APPLICATION THEREOF |
| US9204551B2 (en) | 2010-11-22 | 2015-12-01 | Lenovo Innovations Limited (Hong Kong) | Mounting structure and mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3541491B2 (ja) | 電子部品 | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH04240741A (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH04302457A (ja) | 混成集積回路基板の製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JPH08274250A (ja) | 半導体装置 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JPS6153852B2 (ja) | ||
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20030047085A (ko) | 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 | |
| JPH0294535A (ja) | 混成集積回路 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 |