JPH04242935A - 絶縁膜の製造方法 - Google Patents
絶縁膜の製造方法Info
- Publication number
- JPH04242935A JPH04242935A JP3000097A JP9791A JPH04242935A JP H04242935 A JPH04242935 A JP H04242935A JP 3000097 A JP3000097 A JP 3000097A JP 9791 A JP9791 A JP 9791A JP H04242935 A JPH04242935 A JP H04242935A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- oxide film
- silicon
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は半導体装置に使用される
絶縁膜、特に、窒化膜上に酸化膜を形成する絶縁膜の製
造方法に関する。
絶縁膜、特に、窒化膜上に酸化膜を形成する絶縁膜の製
造方法に関する。
【０００２】
【従来の技術】メモリ機能を有する半導体装置において
、データの記憶保持に重要な役割を担うのが絶縁膜を利
用して構成されるキャパシタセルである。特に最近では
、高集積化に伴い、セル面積が縮小し、必要なキャパシ
タンス容量を維持するために、従来からの酸化膜に加え
、より誘電率の高い窒化膜が用いられるようになった。 しかし、窒化膜中には多くのトラップやピンホールが存
在するため、窒化膜単層で用いられることはなく、基板
上に設けた窒化膜表面を酸化して形成する二層構造や、
酸化膜の間に窒化膜を挟む三層構造が用いられている。 例えば、不揮発メモリのキャパシタ絶縁膜に前記二層構
造を用いた場合について説明する。
、データの記憶保持に重要な役割を担うのが絶縁膜を利
用して構成されるキャパシタセルである。特に最近では
、高集積化に伴い、セル面積が縮小し、必要なキャパシ
タンス容量を維持するために、従来からの酸化膜に加え
、より誘電率の高い窒化膜が用いられるようになった。 しかし、窒化膜中には多くのトラップやピンホールが存
在するため、窒化膜単層で用いられることはなく、基板
上に設けた窒化膜表面を酸化して形成する二層構造や、
酸化膜の間に窒化膜を挟む三層構造が用いられている。 例えば、不揮発メモリのキャパシタ絶縁膜に前記二層構
造を用いた場合について説明する。
【０００３】電極側のポリシリコンに正の電圧を印加す
ると、基板側ポリシリコンに電子が蓄積されるが、この
時の電荷保持特性は電極側にある酸化膜の膜厚に大きく
依存し、この酸化膜が薄いほどトンネル効果が増加し、
電子が電極側のポリシリコンにトンネリングパスし特性
が劣化する。また、このような場合、リーク電流も増大
することが知られている。以上の理由から、キャパシタ
絶縁膜の膜厚は３０オングストローム以上が望ましいと
されている。一方、キャパシタ絶縁膜に三層構造を用い
る場合を図６から図９を用いて説明する。
ると、基板側ポリシリコンに電子が蓄積されるが、この
時の電荷保持特性は電極側にある酸化膜の膜厚に大きく
依存し、この酸化膜が薄いほどトンネル効果が増加し、
電子が電極側のポリシリコンにトンネリングパスし特性
が劣化する。また、このような場合、リーク電流も増大
することが知られている。以上の理由から、キャパシタ
絶縁膜の膜厚は３０オングストローム以上が望ましいと
されている。一方、キャパシタ絶縁膜に三層構造を用い
る場合を図６から図９を用いて説明する。
【０００４】図６のように、シリコン基板３０１上に三
層構造の絶縁膜、即ち、酸化膜３０２、窒化膜３０３、
酸化膜３０４を堆積し、その上にポリシリコン３０５を
形成する。続いて、ケミカルドライエッチングにより電
極配線加工を行うと、エッチング目標のポリシリコン膜
３０５の下地の酸化膜３０４までエッチングが進むが、
図７のように、酸化膜３０４が薄いと窒化膜３０３上部
までエッチングされてしまう場合がある。この時、局所
的に窒化膜が薄くなったウィークスポット３０６がある
と、図８のように、この後の酸化処理工程を経たとき、
窒化膜が酸化され、その異常酸化領域３０８はシリコン
基板３０１に達することがある。すると、図９のように
、シリコン基板３０１の表面に凹凸３０９が形成さてし
まう。この後の工程で、このような凹凸上にゲート酸化
膜が形成されると、酸化膜の電気的耐圧劣化や信頼性低
下の原因となる可能性がある。そのため、キャパシター
容量を極端に小さくしない程度の電極側酸化膜３０４を
厚く形成する必要がある。
層構造の絶縁膜、即ち、酸化膜３０２、窒化膜３０３、
酸化膜３０４を堆積し、その上にポリシリコン３０５を
形成する。続いて、ケミカルドライエッチングにより電
極配線加工を行うと、エッチング目標のポリシリコン膜
３０５の下地の酸化膜３０４までエッチングが進むが、
図７のように、酸化膜３０４が薄いと窒化膜３０３上部
までエッチングされてしまう場合がある。この時、局所
的に窒化膜が薄くなったウィークスポット３０６がある
と、図８のように、この後の酸化処理工程を経たとき、
窒化膜が酸化され、その異常酸化領域３０８はシリコン
基板３０１に達することがある。すると、図９のように
、シリコン基板３０１の表面に凹凸３０９が形成さてし
まう。この後の工程で、このような凹凸上にゲート酸化
膜が形成されると、酸化膜の電気的耐圧劣化や信頼性低
下の原因となる可能性がある。そのため、キャパシター
容量を極端に小さくしない程度の電極側酸化膜３０４を
厚く形成する必要がある。
【０００５】
【発明が解決しようとする課題】以上述べてきたように
、窒化膜表面を酸化して二層ないし三層の絶縁膜を用い
る場合、窒化膜上の酸化膜を厚く形成することは極めて
重要である。
、窒化膜表面を酸化して二層ないし三層の絶縁膜を用い
る場合、窒化膜上の酸化膜を厚く形成することは極めて
重要である。
【０００６】この絶縁膜は、窒化膜形成後、酸化雰囲気
中の処理炉で窒化膜表面を酸化することにより形成する
が、窒化膜表面の酸化膜の成長速度が著しく遅いため、
従来、必要膜厚を得るためには高温の水蒸気を含んだ雰
囲気中で長時間酸化しなければならなかった。この時、
特に、不純物をドーピングした拡散層幅に大きな悪影響
を及ぼすため、周辺の素子に悪影響を与えることなく、
所望の厚い酸化膜を得ることはきわめて困難であるとい
う問題点があった。 ［発明の構成］
中の処理炉で窒化膜表面を酸化することにより形成する
が、窒化膜表面の酸化膜の成長速度が著しく遅いため、
従来、必要膜厚を得るためには高温の水蒸気を含んだ雰
囲気中で長時間酸化しなければならなかった。この時、
特に、不純物をドーピングした拡散層幅に大きな悪影響
を及ぼすため、周辺の素子に悪影響を与えることなく、
所望の厚い酸化膜を得ることはきわめて困難であるとい
う問題点があった。 ［発明の構成］
【０００７】
【課題を解決するための手段】上記目的を達成するため
、本発明ではシリコン半導体基板または酸化膜上に第１
の窒化膜を形成する工程と、前記第１の窒化膜上に前記
第１の窒化膜よりもシリコンを豊富に含む第２の窒化膜
を形成する工程と、前記第２の窒化膜を酸化する工程と
を有する絶縁膜の製造方法を提供する。
、本発明ではシリコン半導体基板または酸化膜上に第１
の窒化膜を形成する工程と、前記第１の窒化膜上に前記
第１の窒化膜よりもシリコンを豊富に含む第２の窒化膜
を形成する工程と、前記第２の窒化膜を酸化する工程と
を有する絶縁膜の製造方法を提供する。
【０００８】
【作用】このように構成されたものにおいては、通常の
窒化膜上にシリコンを通常よりも豊富に含む窒化膜を堆
積した後、このシリコンを通常よりも豊富に含む窒化膜
を酸化することにより、より低温雰囲気中で短時間に、
窒化膜上の厚い酸化膜を成長させる事ができるようにし
たものである。
窒化膜上にシリコンを通常よりも豊富に含む窒化膜を堆
積した後、このシリコンを通常よりも豊富に含む窒化膜
を酸化することにより、より低温雰囲気中で短時間に、
窒化膜上の厚い酸化膜を成長させる事ができるようにし
たものである。
【０００９】
【実施例】以下、図１から図５を参照しながら、本発明
の実施例を説明する。図１に示すように、シリコン半導
体基板１０１の上に、酸化膜１０２を適当な厚さで成長
させる。
の実施例を説明する。図１に示すように、シリコン半導
体基板１０１の上に、酸化膜１０２を適当な厚さで成長
させる。
【００１０】次に、図２のように、通常の減圧下での気
相成長法で、例えば、アンモニアとジクロルシランのガ
ス流量比ＮＨ３ ／ＳｉＨ２ Ｃｌ２ を１０程度で流
し、Ｓｉ３Ｎ４ の窒化膜の化学量論比であるＳｉ／Ｎ
のモル比が０．７５なる第１の窒化膜１０３を前記酸化
膜１０２上に堆積させる。続いて、シリコンを前記第１
の窒化膜に比べて豊富に含む、Ｓｉ／Ｎのモル比が０．
７５を越える第２の窒化膜１０４をアンモニアとジクロ
ルシランのガス流量比３：１または２：１または１：１
の雰囲気中で堆積させる。
相成長法で、例えば、アンモニアとジクロルシランのガ
ス流量比ＮＨ３ ／ＳｉＨ２ Ｃｌ２ を１０程度で流
し、Ｓｉ３Ｎ４ の窒化膜の化学量論比であるＳｉ／Ｎ
のモル比が０．７５なる第１の窒化膜１０３を前記酸化
膜１０２上に堆積させる。続いて、シリコンを前記第１
の窒化膜に比べて豊富に含む、Ｓｉ／Ｎのモル比が０．
７５を越える第２の窒化膜１０４をアンモニアとジクロ
ルシランのガス流量比３：１または２：１または１：１
の雰囲気中で堆積させる。
【００１１】この後、図３のように、第１の窒化膜１０
３上の第２の窒化膜１０４を、８００〜９５０℃程度の
酸化性雰囲気中で酸化膜１０５を成長させるが、この第
２の窒化膜１０４を酸化することにより得られる酸化膜
１０５の成長速度は従来の方法に比べて非常に早いもの
である。
３上の第２の窒化膜１０４を、８００〜９５０℃程度の
酸化性雰囲気中で酸化膜１０５を成長させるが、この第
２の窒化膜１０４を酸化することにより得られる酸化膜
１０５の成長速度は従来の方法に比べて非常に早いもの
である。
【００１２】酸化膜１０５の成長の様子を図１０に示す
。図中、黒塗りの記号は従来の窒化膜上の酸化膜の成長
を示すものであり、この内、四角は８５０℃、丸は９５
０℃で酸化処理をした値で、破線４０１のような成長速
度を示す結果が得られる。また、白抜きの記号は本発明
による窒化膜上の酸化膜の成長を示すものであり、この
内、四角は８５０℃、丸は９５０℃で酸化処理した値で
、直線４０２のような成長速度を示す結果が得られる。 例えば、８５０℃で酸化処理した場合、４０オングスト
ロームの膜厚を得るためには従来の方法では７０分程度
必要であったが、本発明によれば２０分程度で成長させ
ることができ、低温でしかも極めて短時間に処理を行う
ことができる。
。図中、黒塗りの記号は従来の窒化膜上の酸化膜の成長
を示すものであり、この内、四角は８５０℃、丸は９５
０℃で酸化処理をした値で、破線４０１のような成長速
度を示す結果が得られる。また、白抜きの記号は本発明
による窒化膜上の酸化膜の成長を示すものであり、この
内、四角は８５０℃、丸は９５０℃で酸化処理した値で
、直線４０２のような成長速度を示す結果が得られる。 例えば、８５０℃で酸化処理した場合、４０オングスト
ロームの膜厚を得るためには従来の方法では７０分程度
必要であったが、本発明によれば２０分程度で成長させ
ることができ、低温でしかも極めて短時間に処理を行う
ことができる。
【００１３】図４のように、この上に電極としてポリシ
リコン膜１０６を堆積し、ケミカルドライエッチングで
配線加工を施しても、酸化膜１０５の膜厚を十分厚くす
ることができるのでエッチングを窒化膜１０３まで至ら
ないようにすることができる。従って、図５のように、
ポリシリコン膜１０６を酸化した後、絶縁膜を剥離した
ときに、均一な荒れのない基板表面を得ることができる
。
リコン膜１０６を堆積し、ケミカルドライエッチングで
配線加工を施しても、酸化膜１０５の膜厚を十分厚くす
ることができるのでエッチングを窒化膜１０３まで至ら
ないようにすることができる。従って、図５のように、
ポリシリコン膜１０６を酸化した後、絶縁膜を剥離した
ときに、均一な荒れのない基板表面を得ることができる
。
【００１４】以上は酸化膜上の窒化膜表面を酸化するこ
とによって三層構造の絶縁膜を得る方法について述べた
が、基板上の窒化膜表面を酸化することにより二層構造
の絶縁膜を得る場合についてもまったく同様である。
とによって三層構造の絶縁膜を得る方法について述べた
が、基板上の窒化膜表面を酸化することにより二層構造
の絶縁膜を得る場合についてもまったく同様である。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、窒化膜上にシリコンリコンを通常よりも豊富
に含む窒化膜を堆積させ、この後にシリコンを豊富に含
む窒化膜を酸化することにより、必要な膜厚の酸化膜を
窒化膜上に低温雰囲気中で、より短時間に得られるよう
になる。この結果、酸化過程で周辺素子の拡散層幅に悪
影響をおよぼすことなく、所望の膜厚を得られる。
によれば、窒化膜上にシリコンリコンを通常よりも豊富
に含む窒化膜を堆積させ、この後にシリコンを豊富に含
む窒化膜を酸化することにより、必要な膜厚の酸化膜を
窒化膜上に低温雰囲気中で、より短時間に得られるよう
になる。この結果、酸化過程で周辺素子の拡散層幅に悪
影響をおよぼすことなく、所望の膜厚を得られる。
【００１６】また、被エッチング膜下地の酸化膜を十分
厚くでき、この後工程で電極としてポリシリコンを堆積
し、ケミカルドライエッチングで配線加工を施しても、
エッチングは窒化膜まで至らなず、あるいは、エッチン
グが窒化膜まで達したところで、ウィークスポットの発
生はほとんど無く、異常酸化による半導体基板の荒れを
防ぐことができる。したがって、本発明によれば、絶縁
膜としての耐圧向上、信頼性向上が実現することができ
るとともに、その後の工程を容易にすることができる。
厚くでき、この後工程で電極としてポリシリコンを堆積
し、ケミカルドライエッチングで配線加工を施しても、
エッチングは窒化膜まで至らなず、あるいは、エッチン
グが窒化膜まで達したところで、ウィークスポットの発
生はほとんど無く、異常酸化による半導体基板の荒れを
防ぐことができる。したがって、本発明によれば、絶縁
膜としての耐圧向上、信頼性向上が実現することができ
るとともに、その後の工程を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の実施例の工程断面図である。
【図２】本発明の実施例の工程断面図である。
【図３】本発明の実施例の工程断面図である。
【図４】本発明の実施例の工程断面図である。
【図５】本発明の実施例の工程断面図である。
【図６】従来の工程断面図である。
【図７】従来の工程断面図である。
【図８】従来の工程断面図である。
【図９】従来の工程断面図である。
【図１０】従来技術と本発明の窒化膜上の酸化膜成長速
度を示す図である。
度を示す図である。
１０１、３０１ シリコン基板
１０２、１０５、１０７、３０２、３０４、３０７
酸化膜 １０３ 第１の窒化膜 １０４ 第２の窒化膜 １０６、３０５ ポリシリコン膜 ３０３ 窒化膜 ３０６ ウィークスポット ３０８ 異常酸化 ３０９ シリコン基板の荒れ
酸化膜 １０３ 第１の窒化膜 １０４ 第２の窒化膜 １０６、３０５ ポリシリコン膜 ３０３ 窒化膜 ３０６ ウィークスポット ３０８ 異常酸化 ３０９ シリコン基板の荒れ
Claims (2)
- 【請求項１】シリコン半導体基板または酸化膜上に第１
の窒化膜を形成する工程と、前記第１の窒化膜上に前記
第１の窒化膜よりもシリコンを豊富に含む第２の窒化膜
を形成する工程と、前記第２の窒化膜を酸化する工程と
を有する絶縁膜の製造方法。 - 【請求項２】前記第１の窒化膜はＳｉ／Ｎのモル比が０
．７５であり、前記第２の窒化膜はＳｉ／Ｎのモル比が
０．７５より大きいことを特徴とする特許請求の範囲第
１項記載の絶縁膜の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000097A JP2612098B2 (ja) | 1991-01-07 | 1991-01-07 | 絶縁膜の製造方法 |
| KR1019920000042A KR950003225B1 (ko) | 1991-01-07 | 1992-01-06 | 절연막의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000097A JP2612098B2 (ja) | 1991-01-07 | 1991-01-07 | 絶縁膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04242935A true JPH04242935A (ja) | 1992-08-31 |
| JP2612098B2 JP2612098B2 (ja) | 1997-05-21 |
Family
ID=11464602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000097A Expired - Fee Related JP2612098B2 (ja) | 1991-01-07 | 1991-01-07 | 絶縁膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2612098B2 (ja) |
| KR (1) | KR950003225B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840702B1 (ko) * | 2007-03-29 | 2008-06-24 | 페어차일드코리아반도체 주식회사 | 반도체 소자 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6176405U (ja) * | 1984-10-24 | 1986-05-22 | ||
| JPS6269213A (ja) * | 1985-09-20 | 1987-03-30 | Sumitomo Electric Ind Ltd | 光コネクタ |
-
1991
- 1991-01-07 JP JP3000097A patent/JP2612098B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-06 KR KR1019920000042A patent/KR950003225B1/ko not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6176405U (ja) * | 1984-10-24 | 1986-05-22 | ||
| JPS6269213A (ja) * | 1985-09-20 | 1987-03-30 | Sumitomo Electric Ind Ltd | 光コネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015483A (ko) | 1992-08-27 |
| KR950003225B1 (ko) | 1995-04-06 |
| JP2612098B2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774317A (ja) | 半導体装置の製造方法 | |
| JPH0536899A (ja) | 半導体装置およびその製造方法 | |
| US5378645A (en) | Method of making a semiconductor device with a capacitor | |
| US6555487B1 (en) | Method of selective oxidation conditions for dielectric conditioning | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| JPH04242935A (ja) | 絶縁膜の製造方法 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| JPH0454390B2 (ja) | ||
| JPH08130259A (ja) | 半導体記憶素子 | |
| JPH0230186B2 (ja) | ||
| JP3902417B2 (ja) | 半導体装置の製造方法 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
| JP2007165733A (ja) | 半導体装置及びその製造方法 | |
| JPH0669518A (ja) | 半導体装置の製造方法 | |
| KR100975974B1 (ko) | 이이피롬에서 플로팅 게이트의 버즈빅 현상의 감소방법 | |
| JPH11135755A (ja) | 半導体装置の製造方法 | |
| JP3219676B2 (ja) | 半導体集積回路、ｍｉｓ型コンデンサの製造方法および半導体集積回路の製造方法 | |
| JPH08306863A (ja) | キャパシタの製造方法 | |
| JPH05235265A (ja) | 半導体装置の製造方法 | |
| JPH0669447A (ja) | 半導体装置及びその製造方法 | |
| JP2001156186A (ja) | 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法 | |
| JPH0974170A (ja) | 半導体装置の製造方法 | |
| JPH04278587A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |