JPH04242936A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04242936A JPH04242936A JP30491A JP30491A JPH04242936A JP H04242936 A JPH04242936 A JP H04242936A JP 30491 A JP30491 A JP 30491A JP 30491 A JP30491 A JP 30491A JP H04242936 A JPH04242936 A JP H04242936A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- photosensitive polyimide
- photosensitive
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多層平坦化技術に適用
される半導体装置の製造方法に関する。近年の多層配線
においては、平坦化の向上及び層間容量の削減が要求さ
れている。そのため、感光性ポリイミドによる平坦化技
術が注目されている。しかしながら、感光性ポリイミド
は下地金属パターンの大きさによって下地金属パターン
上で膜厚が変化するため、同一アスペクト比の開口部（
スルーホール）を複数形成したい場合、場所によって開
口部のアスペクト比が異なり、信頼性の低下を招いてし
まう。そのため、下地金属パターンに依存しないように
開口部を形成する製造方法が要求されている。
される半導体装置の製造方法に関する。近年の多層配線
においては、平坦化の向上及び層間容量の削減が要求さ
れている。そのため、感光性ポリイミドによる平坦化技
術が注目されている。しかしながら、感光性ポリイミド
は下地金属パターンの大きさによって下地金属パターン
上で膜厚が変化するため、同一アスペクト比の開口部（
スルーホール）を複数形成したい場合、場所によって開
口部のアスペクト比が異なり、信頼性の低下を招いてし
まう。そのため、下地金属パターンに依存しないように
開口部を形成する製造方法が要求されている。
【０００２】
【従来の技術】図２は従来の半導体装置の製造方法の一
例を説明する図である。図２において、３１はＳｉ等か
らなる基板、３２はＳｉＯ２ 等からなる絶縁性膜、３
３はＡｌ等からなる導電性膜、３３ａはＡｌ等からなり
配線として機能し得る導電性膜パターン、３４はＰＳＧ
等からなる絶縁性膜、３５はレジスト膜、３５ａはレジ
スト膜パターンである。
例を説明する図である。図２において、３１はＳｉ等か
らなる基板、３２はＳｉＯ２ 等からなる絶縁性膜、３
３はＡｌ等からなる導電性膜、３３ａはＡｌ等からなり
配線として機能し得る導電性膜パターン、３４はＰＳＧ
等からなる絶縁性膜、３５はレジスト膜、３５ａはレジ
スト膜パターンである。
【０００３】次に、その製造方法について説明する。ま
ず、図２（ａ）に示すように、例えばＣＶＤ法により基
板３１上にＳｉＯ２ を堆積して絶縁性膜３２を形成し
た後、例えばスパッタ法により絶縁性膜３２上にＡｌを
堆積して導電性膜３３を形成する。
ず、図２（ａ）に示すように、例えばＣＶＤ法により基
板３１上にＳｉＯ２ を堆積して絶縁性膜３２を形成し
た後、例えばスパッタ法により絶縁性膜３２上にＡｌを
堆積して導電性膜３３を形成する。
【０００４】次に、図２（ｂ）に示すように、例えばＲ
ＩＥにより導電性膜３３を異方性エッチングして導電性
膜パターン３３ａを形成した後、図２（ｃ）に示すよう
に、ＣＶＤ法により導電性膜パターン３３ａを覆うよう
にＰＳＧを堆積して絶縁性膜３４を形成する。この時、
絶縁性膜３４表面に段差が生じる。
ＩＥにより導電性膜３３を異方性エッチングして導電性
膜パターン３３ａを形成した後、図２（ｃ）に示すよう
に、ＣＶＤ法により導電性膜パターン３３ａを覆うよう
にＰＳＧを堆積して絶縁性膜３４を形成する。この時、
絶縁性膜３４表面に段差が生じる。
【０００５】次に、図２（ｄ）に示すように、段差を有
する絶縁性膜３４上にレジストを塗布して感光性レジス
ト膜３５を形成した後、図２（ｅ）に示すように、露光
、現像により感光性レジスト膜３５をパターニングして
感光性レジスト膜パターン３５ａを形成する。
する絶縁性膜３４上にレジストを塗布して感光性レジス
ト膜３５を形成した後、図２（ｅ）に示すように、露光
、現像により感光性レジスト膜３５をパターニングして
感光性レジスト膜パターン３５ａを形成する。
【０００６】そして、例えばＲＩＥにより感光性レジス
ト膜パターン３５ａをマスクとして導電性膜パターン３
３ａが露出するまで絶縁性膜３４をエッチバックした後
、感光性レジスト膜パターン３５ａを除去することによ
り、図２（ｆ）に示すような配線構造を得ることができ
る。なお、この次工程では更にＣＶＤ法等で導電性膜パ
ターン３３ａ上に絶縁性膜を形成し、導電性膜パターン
３３ａ上のこの絶縁性膜に開口部を形成した後、この開
口部を介して導電性膜パターン３３ａとコンタクトを取
るように別のＡｌ等からなる導電性膜パターンを形成す
れば多層配線構造を得ることができる。
ト膜パターン３５ａをマスクとして導電性膜パターン３
３ａが露出するまで絶縁性膜３４をエッチバックした後
、感光性レジスト膜パターン３５ａを除去することによ
り、図２（ｆ）に示すような配線構造を得ることができ
る。なお、この次工程では更にＣＶＤ法等で導電性膜パ
ターン３３ａ上に絶縁性膜を形成し、導電性膜パターン
３３ａ上のこの絶縁性膜に開口部を形成した後、この開
口部を介して導電性膜パターン３３ａとコンタクトを取
るように別のＡｌ等からなる導電性膜パターンを形成す
れば多層配線構造を得ることができる。
【０００７】次に、図３は従来の半導体装置の製造方法
の他の一例を説明する図である。図３において、図２と
同一符号は同一または相当部分を示し、４１は感光性ポ
リイミド膜、４１ａは感光性ポリイミド膜パターン、４
２ａ、４２ｂは感光性ポリイミド膜４１に形成された開
口部である。
の他の一例を説明する図である。図３において、図２と
同一符号は同一または相当部分を示し、４１は感光性ポ
リイミド膜、４１ａは感光性ポリイミド膜パターン、４
２ａ、４２ｂは感光性ポリイミド膜４１に形成された開
口部である。
【０００８】次に、その製造方法について説明する。
【０００９】まず、図３（ａ）に示すように、例えばＣ
ＶＤ法により基板３１上にＳｉＯ２ を堆積して絶縁性
膜３２を形成した後、例えばスパッタ法により絶縁性膜
３２上にＡｌを堆積して導電性膜３３を形成する。
ＶＤ法により基板３１上にＳｉＯ２ を堆積して絶縁性
膜３２を形成した後、例えばスパッタ法により絶縁性膜
３２上にＡｌを堆積して導電性膜３３を形成する。
【００１０】次に、図３（ｂ）に示すように、例えばＲ
ＩＥにより導電性膜３３を異方性エッチングして導電性
膜パターン３３ａを形成する。この時、パターン幅が異
なる導電性膜パターン３３ａが形成される。
ＩＥにより導電性膜３３を異方性エッチングして導電性
膜パターン３３ａを形成する。この時、パターン幅が異
なる導電性膜パターン３３ａが形成される。
【００１１】そして、図３（ｃ）に示すように、導電性
膜パターン３３ａを覆うように感光性ポリイミドを塗布
して感光性ポリイミド膜４１を形成した後、露光、現像
により導電性膜パターン３３ａ上で感光性ポリイミド膜
４１をパターニングして開口部４２ａ、４２ｂを有する
感光性ポリイミド膜パターン４１ａを形成し、感光性ポ
リイミド膜パターン４１ａをキュアすることにより、図
３（ｄ）に示すような配線構造を得ることができる。な
お、次工程では感光性ポリイミド膜パターン４１ａを介
して導電性膜パターン３３ａとコンタクトするように別
のＡｌ等からなる導電性膜パターンを形成すれば多層配
線構造を得ることができる。
膜パターン３３ａを覆うように感光性ポリイミドを塗布
して感光性ポリイミド膜４１を形成した後、露光、現像
により導電性膜パターン３３ａ上で感光性ポリイミド膜
４１をパターニングして開口部４２ａ、４２ｂを有する
感光性ポリイミド膜パターン４１ａを形成し、感光性ポ
リイミド膜パターン４１ａをキュアすることにより、図
３（ｄ）に示すような配線構造を得ることができる。な
お、次工程では感光性ポリイミド膜パターン４１ａを介
して導電性膜パターン３３ａとコンタクトするように別
のＡｌ等からなる導電性膜パターンを形成すれば多層配
線構造を得ることができる。
【００１２】
【発明が解決しようとする課題】上記した図２に示す従
来の半導体装置の製造方法では、導電性膜パターン３３
ａを覆うように絶縁性膜３４をＣＶＤ法で形成していた
ため、導電性膜パターン３３ａの影響を受けて絶縁性膜
３４表面に段差が生じてしまう。そして、図４（ａ）（
ｂ）に示すように、感光性レジスト膜３５露光の際どう
しても位置ずれがあるため、位置ずれした感光性レジス
ト膜パターン３５ａをマスクとして絶縁性膜３４をエッ
チングすると、絶縁性膜３４に凸部（突起部）が生じた
り、凹部が生じたりして導電性膜パターン３３ａ間の絶
縁性膜３４の平坦化が困難であるという問題があった。 これは微細化される程顕著になる傾向があった。
来の半導体装置の製造方法では、導電性膜パターン３３
ａを覆うように絶縁性膜３４をＣＶＤ法で形成していた
ため、導電性膜パターン３３ａの影響を受けて絶縁性膜
３４表面に段差が生じてしまう。そして、図４（ａ）（
ｂ）に示すように、感光性レジスト膜３５露光の際どう
しても位置ずれがあるため、位置ずれした感光性レジス
ト膜パターン３５ａをマスクとして絶縁性膜３４をエッ
チングすると、絶縁性膜３４に凸部（突起部）が生じた
り、凹部が生じたりして導電性膜パターン３３ａ間の絶
縁性膜３４の平坦化が困難であるという問題があった。 これは微細化される程顕著になる傾向があった。
【００１３】次に、上記した図３に示す従来の半導体装
置の製造方法では、異なるパターン幅の導電性膜パター
ン３３ａを覆うように感光性ポリイミドを塗布して感光
性ポリイミド膜４１を形成していたため、異なるパター
ン幅の導電性膜パターン３３ａ上で各々感光性ポリイミ
ド膜４１の膜厚が異なり、各導電性膜パターン３３ａ上
で感光性ポリイミド膜４１に各々略同一のアスペクト比
の開口部を形成したい場合、この状態で導電性膜パター
ン３３ａ上で感光性ポリイミド膜４１を露光、現像して
パターニングするとアスペクト比の異なる開口部４２ａ
、４２ｂが形成されてしまうという問題があった。具体
的にはパターン幅の大きい導電性膜パターン３３ａ上で
は、パターン幅の小さい導電性膜パターン３３ａ上より
も感光性ポリイミドが厚く塗布されるため、ここでは開
口部４２ａよりも小さい開口幅の開口部４２ｂが形成さ
れていた。
置の製造方法では、異なるパターン幅の導電性膜パター
ン３３ａを覆うように感光性ポリイミドを塗布して感光
性ポリイミド膜４１を形成していたため、異なるパター
ン幅の導電性膜パターン３３ａ上で各々感光性ポリイミ
ド膜４１の膜厚が異なり、各導電性膜パターン３３ａ上
で感光性ポリイミド膜４１に各々略同一のアスペクト比
の開口部を形成したい場合、この状態で導電性膜パター
ン３３ａ上で感光性ポリイミド膜４１を露光、現像して
パターニングするとアスペクト比の異なる開口部４２ａ
、４２ｂが形成されてしまうという問題があった。具体
的にはパターン幅の大きい導電性膜パターン３３ａ上で
は、パターン幅の小さい導電性膜パターン３３ａ上より
も感光性ポリイミドが厚く塗布されるため、ここでは開
口部４２ａよりも小さい開口幅の開口部４２ｂが形成さ
れていた。
【００１４】そこで本発明は、導電性膜パターン間の絶
縁性膜の平坦化を容易に行うことができ、各導電性膜パ
ターン上の絶縁性膜に各々開口部を形成する際、略同一
アスペクト比の開口部を各々形成することができる半導
体装置の製造方法を提供することを目的としている。
縁性膜の平坦化を容易に行うことができ、各導電性膜パ
ターン上の絶縁性膜に各々開口部を形成する際、略同一
アスペクト比の開口部を各々形成することができる半導
体装置の製造方法を提供することを目的としている。
【００１５】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、下地の膜上に導電性
膜パターンを形成する工程と、該導電性膜パターンを覆
うように感光性ポリイミドまたは感光性シリコーン系樹
脂を塗布して感光性ポリイミド膜または感光性シリコー
ン系樹脂膜を形成する工程と、該感光性ポリイミド膜ま
たは該感光性シリコーン系樹脂膜を露光、現像し、更に
キュアすることにより、該導電性膜パターン間に該感光
性ポリイミド膜または該感光性シリコン系樹脂膜を埋め
込む工程と、該感光性ポリイミド膜または該感光性シリ
コーン系樹脂膜、及び該導電性膜パターン上に絶縁性膜
を形成する工程と、該導電性膜パターン上の該絶縁性膜
に該導電性膜パターンが露出される開口部を形成する工
程とを含むものである。
の製造方法は上記目的達成のため、下地の膜上に導電性
膜パターンを形成する工程と、該導電性膜パターンを覆
うように感光性ポリイミドまたは感光性シリコーン系樹
脂を塗布して感光性ポリイミド膜または感光性シリコー
ン系樹脂膜を形成する工程と、該感光性ポリイミド膜ま
たは該感光性シリコーン系樹脂膜を露光、現像し、更に
キュアすることにより、該導電性膜パターン間に該感光
性ポリイミド膜または該感光性シリコン系樹脂膜を埋め
込む工程と、該感光性ポリイミド膜または該感光性シリ
コーン系樹脂膜、及び該導電性膜パターン上に絶縁性膜
を形成する工程と、該導電性膜パターン上の該絶縁性膜
に該導電性膜パターンが露出される開口部を形成する工
程とを含むものである。
【００１６】
【作用】本発明では、図１に示すように、パターン幅の
異なる導電性膜パターン３ａ、３ｂを覆うように感光性
ポリイミドを塗布して感光性ポリイミド膜６を形成し、
感光性ポリイミド膜６を露光、現像し、更にキュアする
ことにより、導電性膜パターン３ａ、３ｂ間に感光性ポ
リイミド膜６を埋め込むようにしている。この際、導電
性膜パターン３ａ、３ｂ間に埋め込まれる感光性ポリイ
ミド膜６を導電性膜パターン３ａ、３ｂの膜厚と略同一
になるように、感光性ポリイミド膜６の塗布膜厚、キュ
ア条件等を適宜調整する。
異なる導電性膜パターン３ａ、３ｂを覆うように感光性
ポリイミドを塗布して感光性ポリイミド膜６を形成し、
感光性ポリイミド膜６を露光、現像し、更にキュアする
ことにより、導電性膜パターン３ａ、３ｂ間に感光性ポ
リイミド膜６を埋め込むようにしている。この際、導電
性膜パターン３ａ、３ｂ間に埋め込まれる感光性ポリイ
ミド膜６を導電性膜パターン３ａ、３ｂの膜厚と略同一
になるように、感光性ポリイミド膜６の塗布膜厚、キュ
ア条件等を適宜調整する。
【００１７】そして、導電性膜パターン３ａ、３ｂと感
光性ポリイミド膜６間の隙間を埋め込むように膜厚が略
同一の導電性膜パターン３ａ、３ｂ及び感光性ポリイミ
ド膜６上にＳＯＧ（スピンオングラス）を塗布し、キュ
アして絶縁性膜７を形成しているため、絶縁性膜７表面
を平坦化することができる。このため、異なるパターン
幅の導電性膜パターン３ａ、３ｂ上の絶縁性膜７に各々
開口部９を形成する際、略同一アスペクト比の開口部９
を形成することができる。
光性ポリイミド膜６間の隙間を埋め込むように膜厚が略
同一の導電性膜パターン３ａ、３ｂ及び感光性ポリイミ
ド膜６上にＳＯＧ（スピンオングラス）を塗布し、キュ
アして絶縁性膜７を形成しているため、絶縁性膜７表面
を平坦化することができる。このため、異なるパターン
幅の導電性膜パターン３ａ、３ｂ上の絶縁性膜７に各々
開口部９を形成する際、略同一アスペクト比の開口部９
を形成することができる。
【００１８】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係る半導体装置の製造方法の一実施例を説
明する図である。図１において、１はＳｉ等からなる基
板、２はＳｉＯ２ 等からなる絶縁性膜、３はＡｌ等か
らなる導電性膜、３ａは導電性膜３がパターニングされ
た導電性膜パターン、４は例えばポジ型の感光性レジス
ト膜、５はレチクル等のマスク、６は例えばネガ型の感
光性ポリイミド膜、７はＳＯＧ等からなる絶縁性膜、８
は感光性レジスト膜、９は絶縁性膜７に形成された開口
部である。
１は本発明に係る半導体装置の製造方法の一実施例を説
明する図である。図１において、１はＳｉ等からなる基
板、２はＳｉＯ２ 等からなる絶縁性膜、３はＡｌ等か
らなる導電性膜、３ａは導電性膜３がパターニングされ
た導電性膜パターン、４は例えばポジ型の感光性レジス
ト膜、５はレチクル等のマスク、６は例えばネガ型の感
光性ポリイミド膜、７はＳＯＧ等からなる絶縁性膜、８
は感光性レジスト膜、９は絶縁性膜７に形成された開口
部である。
【００１９】次に、その製造方法について説明する。ま
ず、図１（ａ）、（ｂ）に示すように、例えばＣＶＤ法
により基板１上にＳｉＯ２ を堆積して膜厚１μｍ程度
の絶縁性膜２を形成し、例えばスパッタ法により絶縁性
膜２上にＡｌを堆積して膜厚 １．３μｍ程度の導電性
膜３を形成した後、導電性膜３上にポジ型感光性レジス
トを塗布して膜厚 １．５〜 ２．０μｍ程度の感光性
レジスト膜４を形成する。次いで、レチクルマスク５を
用い、感光性レジスト膜４に露光、現像し、感光性レジ
スト膜４をパターニングしてレジストマスクを形成した
後、このレジストマスクを用い、例えばＲＩＥにより導
電性膜３を異方性エッチングしてパターン幅の異なる導
電性膜パターン３ａ、３ｂを形成する。次いで、導電性
膜パターン３ａ、３ｂを覆うようにネガ型感光性ポリイ
ミドを塗布して膜厚３μｍ程度の感光性ポリイミド膜６
を形成した後、感光性レジスト膜４を露光した際のマス
ク５と同一のマスク５を用い、導電性膜パターン３ａ、
３ｂ間の感光性ポリイミド膜６部分に露光する。
ず、図１（ａ）、（ｂ）に示すように、例えばＣＶＤ法
により基板１上にＳｉＯ２ を堆積して膜厚１μｍ程度
の絶縁性膜２を形成し、例えばスパッタ法により絶縁性
膜２上にＡｌを堆積して膜厚 １．３μｍ程度の導電性
膜３を形成した後、導電性膜３上にポジ型感光性レジス
トを塗布して膜厚 １．５〜 ２．０μｍ程度の感光性
レジスト膜４を形成する。次いで、レチクルマスク５を
用い、感光性レジスト膜４に露光、現像し、感光性レジ
スト膜４をパターニングしてレジストマスクを形成した
後、このレジストマスクを用い、例えばＲＩＥにより導
電性膜３を異方性エッチングしてパターン幅の異なる導
電性膜パターン３ａ、３ｂを形成する。次いで、導電性
膜パターン３ａ、３ｂを覆うようにネガ型感光性ポリイ
ミドを塗布して膜厚３μｍ程度の感光性ポリイミド膜６
を形成した後、感光性レジスト膜４を露光した際のマス
ク５と同一のマスク５を用い、導電性膜パターン３ａ、
３ｂ間の感光性ポリイミド膜６部分に露光する。
【００２０】次に、図１（ｃ）に示すように、露光され
ていない導電性膜パターン３ａ、３ｂ上の感光性ポリイ
ミド膜６部分を現像により除去し、感光性ポリイミド膜
６をキュアすることにより導電性膜パターン３ａ、３ｂ
間に膜厚 １．３μｍ程度の感光性ポリイミド膜６を埋
め込む。ここでのキュア条件は、プレキュア １５０〜
２００℃×３０分（大気中）、フルキュア ３００℃
×３０分＋ ４００℃×３０分（Ｎ２ ガス中）である
。なお、この時、導電性膜パターン３ａ、３ｂ間に埋め
込まれた感光性ポリイミド膜６は塗布膜厚、キュア調整
等することによって導電性膜パターン３ａ、３ｂと略等
しい膜厚を得ることができるが、収縮して側面が順テー
パ形状となり導電性膜パターン３ａ、３ｂと感光性ポリ
イミド膜６間に隙間が生じる。
ていない導電性膜パターン３ａ、３ｂ上の感光性ポリイ
ミド膜６部分を現像により除去し、感光性ポリイミド膜
６をキュアすることにより導電性膜パターン３ａ、３ｂ
間に膜厚 １．３μｍ程度の感光性ポリイミド膜６を埋
め込む。ここでのキュア条件は、プレキュア １５０〜
２００℃×３０分（大気中）、フルキュア ３００℃
×３０分＋ ４００℃×３０分（Ｎ２ ガス中）である
。なお、この時、導電性膜パターン３ａ、３ｂ間に埋め
込まれた感光性ポリイミド膜６は塗布膜厚、キュア調整
等することによって導電性膜パターン３ａ、３ｂと略等
しい膜厚を得ることができるが、収縮して側面が順テー
パ形状となり導電性膜パターン３ａ、３ｂと感光性ポリ
イミド膜６間に隙間が生じる。
【００２１】次に、図１（ｄ）に示すように、導電性膜
パターン３ａ、３ｂ及び感光性ポリイミド膜６上にＳＯ
Ｇを塗布して膜厚１０００〜５０００Å程度の絶縁性膜
７を形成する。この時、導電性膜パターン３ａ、３ｂと
感光性ポリイミド膜６間の隙間にＳＯＧが入り隙間が埋
め込まれ、絶縁性膜２表面は略平坦になる。次いで、Ｓ
ＯＧ絶縁性膜７をキュアする。
パターン３ａ、３ｂ及び感光性ポリイミド膜６上にＳＯ
Ｇを塗布して膜厚１０００〜５０００Å程度の絶縁性膜
７を形成する。この時、導電性膜パターン３ａ、３ｂと
感光性ポリイミド膜６間の隙間にＳＯＧが入り隙間が埋
め込まれ、絶縁性膜２表面は略平坦になる。次いで、Ｓ
ＯＧ絶縁性膜７をキュアする。
【００２２】そして、絶縁性膜７上にレジストを塗布し
て膜厚１μｍ程度の感光性レジスト膜８を形成し（図１
ｅ）、露光、現像により感光性レジスト膜８をパターニ
ングしてレジストマスクを形成し、このレジストマスク
を用い、例えばＲＩＥにより導電性膜パターン３ａ、３
ｂ上で絶縁性膜７を異方性エッチングして開口部９を形
成した後、レジストマスクを除去することにより、図１
（ｆ）に示すような配線構造を得ることができる。なお
、この次工程では開口部９を介して導電性膜パターン３
ａ、３ｂとコンタクトを取るように別のＡｌ等からなる
導電性膜パターンを形成すれば多層配線構造を得ること
ができる。
て膜厚１μｍ程度の感光性レジスト膜８を形成し（図１
ｅ）、露光、現像により感光性レジスト膜８をパターニ
ングしてレジストマスクを形成し、このレジストマスク
を用い、例えばＲＩＥにより導電性膜パターン３ａ、３
ｂ上で絶縁性膜７を異方性エッチングして開口部９を形
成した後、レジストマスクを除去することにより、図１
（ｆ）に示すような配線構造を得ることができる。なお
、この次工程では開口部９を介して導電性膜パターン３
ａ、３ｂとコンタクトを取るように別のＡｌ等からなる
導電性膜パターンを形成すれば多層配線構造を得ること
ができる。
【００２３】すなわち、本実施例では、パターン幅の異
なる導電性膜パターン３ａ、３ｂを覆うように感光性ポ
リイミドを塗布して感光性ポリイミド膜６を形成し、感
光性ポリイミド膜６を露光、現像し、更にキュアするこ
とにより導電性膜パターン３ａ、３ｂ間に感光性ポリイ
ミド膜６を埋め込むようにしている。この際導電性膜パ
ターン３ａ、３ｂ間に埋め込まれる感光性ポリイミド膜
６を導電性膜パターン３ａ、３ｂの膜厚と略同一になる
ように、感光性ポリイミド膜６の塗布膜厚、キュア条件
等を適宜調整している。
なる導電性膜パターン３ａ、３ｂを覆うように感光性ポ
リイミドを塗布して感光性ポリイミド膜６を形成し、感
光性ポリイミド膜６を露光、現像し、更にキュアするこ
とにより導電性膜パターン３ａ、３ｂ間に感光性ポリイ
ミド膜６を埋め込むようにしている。この際導電性膜パ
ターン３ａ、３ｂ間に埋め込まれる感光性ポリイミド膜
６を導電性膜パターン３ａ、３ｂの膜厚と略同一になる
ように、感光性ポリイミド膜６の塗布膜厚、キュア条件
等を適宜調整している。
【００２４】そして、導電性膜パターン３ａ、３ｂと感
光性ポリイミド膜６間の隙間を埋め込むように膜厚が略
同一の導電性膜パターン３ａ、３ｂ及び感光性ポリイミ
ド膜６上にＳＯＧを塗布し、キュアして絶縁性膜７を形
成しているため、絶縁性膜７表面を平坦化することがで
きる。このため、異なるパターン幅の導電性膜パターン
３ａ、３ｂ上の絶縁性膜７に各々開口部９を形成する際
、略同一アスペクト比の開口部９を形成することができ
る。
光性ポリイミド膜６間の隙間を埋め込むように膜厚が略
同一の導電性膜パターン３ａ、３ｂ及び感光性ポリイミ
ド膜６上にＳＯＧを塗布し、キュアして絶縁性膜７を形
成しているため、絶縁性膜７表面を平坦化することがで
きる。このため、異なるパターン幅の導電性膜パターン
３ａ、３ｂ上の絶縁性膜７に各々開口部９を形成する際
、略同一アスペクト比の開口部９を形成することができ
る。
【００２５】なお、上記実施例では、導電性膜パターン
３ａ、３ｂと感光性ポリイミド膜６上にＳＯＧを塗布、
キュアして絶縁性膜７を形成する場合について説明した
が、本発明はこれに限定されるものではなく、ＣＶＤ法
によってＴＥＯＧ−ＰＳＧを堆積して形成する場合であ
ってもよい。
３ａ、３ｂと感光性ポリイミド膜６上にＳＯＧを塗布、
キュアして絶縁性膜７を形成する場合について説明した
が、本発明はこれに限定されるものではなく、ＣＶＤ法
によってＴＥＯＧ−ＰＳＧを堆積して形成する場合であ
ってもよい。
【００２６】上記実施例では、導電性膜パターン３ａ、
３ｂと感光性ポリイミド膜６間に感光性ポリイミドを埋
め込む場合について説明したが、本発明はこれに限定さ
れるものではなく、感光性シリコーン系樹脂を用いて埋
め込む場合であってもよい。
３ｂと感光性ポリイミド膜６間に感光性ポリイミドを埋
め込む場合について説明したが、本発明はこれに限定さ
れるものではなく、感光性シリコーン系樹脂を用いて埋
め込む場合であってもよい。
【００２７】上記実施例は、感光性レジスト膜４にポジ
型を用い、感光性ポリイミド膜６にネガ型を用いること
によって同一のレチクルマスク５を用いる好ましい態様
の場合について説明したが、本発明はこれに限定される
ものではなく、感光性レジスト膜４及び感光性ポリイミ
ド膜６にはポジ型、ネガ型どちらを用いてもよく、感光
性レジスト膜４及び感光性ポリイミド膜６に用いるマス
ク５が各々異なっている場合であってもよい。
型を用い、感光性ポリイミド膜６にネガ型を用いること
によって同一のレチクルマスク５を用いる好ましい態様
の場合について説明したが、本発明はこれに限定される
ものではなく、感光性レジスト膜４及び感光性ポリイミ
ド膜６にはポジ型、ネガ型どちらを用いてもよく、感光
性レジスト膜４及び感光性ポリイミド膜６に用いるマス
ク５が各々異なっている場合であってもよい。
【００２８】
【発明の効果】本発明によれば、導電性膜パターン間の
絶縁性膜の平坦化を容易に行うことができ、各導電性膜
パターン上の絶縁性膜に各々開口部を形成する際、略同
一アスペクト比の開口部を各々形成することができると
いう効果がある。
絶縁性膜の平坦化を容易に行うことができ、各導電性膜
パターン上の絶縁性膜に各々開口部を形成する際、略同
一アスペクト比の開口部を各々形成することができると
いう効果がある。
【図１】一実施例の製造方法を説明する図である。
【図２】従来例の一例の製造方法を説明する図である。
【図３】従来例の他の一例の製造方法を説明する図であ
る。
る。
【図４】従来例の課題を説明する図である。
【図５】従来例の課題を説明する図である。
１ 基板
３ａ、３ｂ 導電性膜パターン
６ 感光性ポリイミド膜
７ 絶縁性膜
９ 開口部
Claims (1)
- 【請求項１】下地の膜（２）上に導電性膜パターン（３
ａ，３ｂ）を形成する工程と、該導電性膜パターン（３
ａ，３ｂ）を覆うように感光性ポリイミドまたは感光性
シリコーン系樹脂を塗布して感光性ポリイミド膜（６）
または感光性シリコーン系樹脂膜を形成する工程と、該
感光性ポリイミド膜（６）または該感光性シリコーン系
樹脂膜を露光、現像し、更にキュアすることにより、該
導電性膜パターン（３ａ，３ｂ）間に該感光性ポリイミ
ド膜（６）または該感光性シリコン系樹脂膜を埋め込む
工程と、該感光性ポリイミド膜（６）または該感光性シ
リコーン系樹脂膜、及び該導電性膜パターン（３ａ，３
ｂ）上に絶縁性膜（７）を形成する工程と、該導電性膜
パターン（３ａ，３ｂ）上の該絶縁性膜（７）に該導電
性膜パターン（３ａ，３ｂ）が露出される開口部（９）
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30491A JPH04242936A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30491A JPH04242936A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242936A true JPH04242936A (ja) | 1992-08-31 |
Family
ID=11470165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30491A Pending JPH04242936A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242936A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357738A (ja) * | 1999-06-16 | 2000-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造の製造方法 |
| JP2002091343A (ja) * | 2000-06-28 | 2002-03-27 | Toray Ind Inc | 表示装置 |
-
1991
- 1991-01-08 JP JP30491A patent/JPH04242936A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357738A (ja) * | 1999-06-16 | 2000-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造の製造方法 |
| JP2002091343A (ja) * | 2000-06-28 | 2002-03-27 | Toray Ind Inc | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04242936A (ja) | 半導体装置の製造方法 | |
| JPS61276345A (ja) | 半導体装置及びその製造方法 | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| JP2555879B2 (ja) | 半導体装置の製造方法 | |
| KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100234182B1 (ko) | 박막 자기 헤드의 코일 제조방법 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPH06289593A (ja) | マスクの製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPH02306630A (ja) | 半導体装置の製造方法 | |
| KR20020066588A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040060415A (ko) | 반도체소자의 미세패턴 형성 방법 | |
| JPH04333224A (ja) | 半導体装置の製造方法 | |
| KR19980058461A (ko) | 반도체 소자의 제조방법 | |
| JPH03276726A (ja) | 半導体装置の製造方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPH07142350A (ja) | 半導体装置の製造方法 | |
| JPH05205990A (ja) | パターン形成方法 | |
| JPH01154054A (ja) | 半導体装置の製造方法 | |
| JPH04370926A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |