JPH02306630A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線構造を有する半導体装置の製造方法
に係り、特に配線間の層間絶縁膜の平坦化法に関する。

〔従来の技術〕

半導体装置、特にＬＳＩにおいてはその集積度の向上に
伴って、多層配線構造が用いられている。

これは第１の配線層上に層間絶縁膜を設け、その上に第
２の配線層を形成して配線層を多層化するものであるが
、層間絶縁膜は極く薄いため、第１の配線層部分と非配
線層部分に段差を生じ、第２の配線層を形成する際、段
差部で断線したり、配線層が均一に形成されない不都合
が生じる。

そのため、多層配線における層間絶縁膜の平坦化技術は
多層配線構造を有する半導体装置においては重要な要素
となっており、リフトオフ法、ＳＯＧ　（Ｓｐｉｎ　ｏ
ｎ　ｇｌａｓｓ）塗布性等各種の方法が開発されている
。そして、ＳＯＧ塗布法がプロセスの容易性、量産性な
どですぐれているため、しばしば用いられている。

ところがＬＳＩの超微細化につれて、配線ピッチも一層
減少し、各配線層間の溝部の縦と横との比であるアスペ
クト比が増加する。そのためＳＯＧ塗布法による平坦化
工程において、ＳＯＧ膜を複数回に分けて着膜する多層
コーティング法が提案されている（例えば特願昭６２−
２０２５４７号参照）。

第２図によって、この多層コーティング法を説明する。

通常の方法で形成された半導体装置の基板２１上に第１
層目のアルミニウム配線層２２を形成する（第２図（ａ
）参照）。

ここに直接ＳＯＧ膜を形成するとクラックが発生し易い
ため、バッファとして作用する、例えば３ｉ０ｓ膜から
ＣＶＤ酸化膜２５を着膜する。この時、ＬＳＩにおける
各素子や配線等の配置を決めるレイアウトルールが１μ
ｍ以下のサブミクロンオーダーになると、配線層間のア
スペクト比は約２以上となる（第２図（ｂ）参照）。

この結果、ＳＯＧ膜で溝部を平坦化するには１回のコー
ティングでは十分平滑な面が得られず、第２図（ｃ）の
点線で示す如く複数回の塗布を行い、溝部と配線部に段
差がないようにＳＯＧ膜２６を形成する（第２図（Ｃ）
参照）。

次に全面にリンを含むシリケートガラス膜（以下ＰＳＧ
膜という）２７を形成し、眉間絶縁膜を完成する（第２
図（ｄ）参照）。

〔発明が解決しようとする課題〕

ところが、多層コーティング法はコーティング回数が増
加し、工程が複雑になるという問題点がある。

その上、平坦化に必要なＳＯＧ膜の膜厚がアルミニウム
配線層の厚みとほぼ同程度となり、厚みによるひずみが
蓄積されてクランクが発生し易くなる。

即ち、これは第３図（ａ）に示す如く、配″！ａ層２２
と配線層２２′の間隔が広いと、ＳＯＧ膜２６も一回の
コーティングで十分平滑なスロープが得られるとともに
、ＳＯＧ膜の厚みｄｉは配線層の厚みｄより小さくなる
。

しかし、第３図（ｂ）に示す如く、配線層２２と配線層
２２′との間隔が狭いと、１回のＳＯＧ膜のコーティン
グでは溝部のＳＯＧ膜のスロープ（第３図（ｂ）の点線
）が急峻になるため、複数回のコーティングにより徐々
に溝部のスロープを平滑化する必要がある。すると結果
的にＳＯＧ膜２６の厚みｄ２は配線層のそれとほぼ同程
度と厚くなるためである。

また、第３図（ａ）に示す如く、配線層間の溝部が大き
いと、ＳＯＧ膜に入るクランクもその端部Ａに入り易い
が、第３図（ｂ）に示す如く、溝部が狭いと、ＳＯＧ膜
のほぼ中央部にクラックＡ′が入り易いという問題点も
ある。

従って本発明の目的は、微細化された多層配線層間の眉
間絶縁膜の平坦化を多層コーティング法によらずに図る
方法を提供し、超微細配線の多層化を高い信頼性をもっ
て実現するものである。

〔課題を解決するための手段〕

本発明は、上記目的を達成するため、配線パターンを形
成後、配線層間の溝部に選択的に絶縁膜を形成し溝部の
深さを小さくするものである。

即ち、配線パターンを形成後、リフトオフ法により配線
層間に第１の絶縁膜を形成する第１の絶縁膜形成工程と
、この第１の絶縁膜を含む基板全面に気相成長法による
第２の絶縁膜を形成する第２の絶縁膜形成工程と、ＳＯ
Ｃ法により第３の絶縁膜を形成する第３の絶縁膜形成工
程と、さらにその上に気相成長法により第４の絶縁膜を
形成する第４の絶縁膜形成工程によって層間絶縁膜を形
成するものである。

（作用） 本発明の如く、配線パターンの形成のために出来た配線
層間の溝部に、リフトオフ法によって第１の絶縁膜を形
成し、予め溝部の深さを浅くすることで配線層間のアス
ペクト比を減少することができる。従って、クランクの
生じ易いＳＯＧ膜の多層コーティングを施すことなく、
超微細化配線パターンの多層配線間層間絶縁膜の平坦化
が実現出来る。

〔実施例〕

本発明の実施例を図面によって説明する。第１図は本発
明の一実施例の半導体装置の製造方法を説明するための
図である。

まず、半導体基板１上にアルミニウム膜２′を約１μｍ
着膜する（第１図（ａ）参照）。

次にフォトレジスト３′をアルミニウム膜２′上に形成
する（第１図（ｂ）参照）。

この後、フォトマスクに従ってフォトレジスト３′を露
光し、フォトレジストパターン３とし、これに基づいて
、例えばＲＩＥ法によりアルミニウム層２′をエツチン
グして第１層目の配線層２を得る。そして、ＲＩＥのマ
スク性向上と耐熱性向上のために残ったフォトレジスト
パターン３に紫外線をあてて、十分硬化する（第１図（
ｃ）参照）。

次に基板全面にスパッタ法により、アルゴン圧力２ミリ
トル程度でＳｉＯｘ膜４を約５０００人着膜する。

この際、基板加熱は行わず、基板にバイアスを印加する
こともしない。そのため配線層２やフォトレジストパタ
ーン３の側壁にはＳｉＯ２膜４′が薄く付着するのみで
ある（第１図（ｄ）参照）。

それでも、この側壁に付着したＳｉＯｘ膜４′の存在に
より次工程のリフトオフ法が使用できないので、通常の
等方性エツチングを用いて側壁のＳｉＯ２膜４′を除去
する（第１図（ｅ）参照）。

その後、有機溶剤によりフォトレジストパターン３を除
去するが、同時にフォトレジストパターン３上のＳｉＯ
ｘ膜４も除去されるので、即ち、リフトオフ法により、
配線層２間に選択的に第１の絶縁膜であるＳｉＯ！Ｉ膜
４が残る。

従って、配線層間のアスペクト比が約１／２に低減する
ことになる（第１図（ｆ）参照）。

続いて、基板全面にプラズマＣＶＤ法により第２の絶縁
膜であるＣＶＤＳｉＯ２膜５を約２００Ｏ人着膜する（
第１図（ｇ）参照）。

そして、ＳＯＧをスピンコータを用いて、約４００Ｏｒ
ｐｍ程度で被着する。それをクランク防止のため１００
°Ｃ１２５０℃、４００　’Ｃの３段階に分けてキユア
リングを施し、第３の絶縁膜であるＳＯＧ膜６を形成し
て、配線層２間の溝部を平坦化する（第１図（ｈ）参照
）。

その後、常圧ＣＶＤ法により第４の絶縁膜であるＰＳＧ
膜７を基板全面に約６０００人被膜し、層間絶縁膜を完
成する（第１図（ｉ）参照）。

以後、必要に応じてＰＳＧ膜上に第２層目の配線層を形
成して多層配線とするものである。

なお上記説明では第１の絶縁膜の厚みを配線層２の厚み
に比して約１／２の例について説明したが、本発明はこ
れのみに限定されるものではなく１１５〜１の範囲が好
ましいものである。

〔発明の効果〕

本発明の如く、第１の配線層の形成後、ＳＯＧを塗布す
る前にリフトオフ法によって第１の絶縁膜（即ち、第１
図の５ｉｆｔ膜４）を選択的に形成して配ｖＡ層間のア
スペクト比を低減することにより、ＳＯＧ膜コーティン
グを多層に施す必要がなくなる。

そのため超微細化されたＬＳＩ等における多層配線にお
いて、十分信頬性の高い眉間絶縁膜を容易に得ることが
出来る。

【図面の簡単な説明】

第１図は本発明の一実施例の製造工程説明図、第２図は
従来例の製造工程説明図、 第３図は従来例のＳＯＧ膜の説明図である。 １−・基板、　　　　　２・・−配線層、３−フォトレ
ジストパターン、 ４−−−８　ｉ　Ｏ２膜、　　５−・−ＣＶＤＳｉＯｔ
膜、６−３　ＯＧ膜、　　　７−Ｐ　Ｓ　Ｇ膜。 特許出願人　　冨士ゼロックス株式会社代理人弁理士　
　　山　谷　晧　榮 第　１　図（その２） 第２図

Claims (1)

【特許請求の範囲】
1. （１）基板上の配線パターンと、該配線パターンを形成
   し、配線パターン間絶縁膜とを具備する半導体装置の製
   造方法において、リフトオフ法により基板側の前記配線
   パターン間に第１の絶縁膜を形成する第１の絶縁膜形成
   工程と、前記第１の絶縁膜上に気相成長法による第２の
   絶縁膜を形成する第２の絶縁膜形成工程と、前記第２の
   絶縁膜上にＳＯＧ法により第３の絶縁膜を形成する第３
   の絶縁膜形成工程と、前記第３の絶縁膜上に気相成長法
   により第４の絶縁膜を形成する第４の絶縁膜形成工程と
   を具備することを特徴とする半導体装置の製造方法。