JPH04243293A - パターン発生装置 - Google Patents
パターン発生装置Info
- Publication number
- JPH04243293A JPH04243293A JP3016940A JP1694091A JPH04243293A JP H04243293 A JPH04243293 A JP H04243293A JP 3016940 A JP3016940 A JP 3016940A JP 1694091 A JP1694091 A JP 1694091A JP H04243293 A JPH04243293 A JP H04243293A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- storage area
- pattern storage
- generate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、文字，図形等のパタ
ーンを発生するパターン発生装置に関するものである。
ーンを発生するパターン発生装置に関するものである。
【０００２】
【従来の技術】図３は従来のパターン発生装置を示すブ
ロック図であり、図において、１は文字，図形等のパタ
ーンのパターン記憶領域、３はパターン記憶領域１に対
しアドレスを与えるパターン読み出し制御部である。
ロック図であり、図において、１は文字，図形等のパタ
ーンのパターン記憶領域、３はパターン記憶領域１に対
しアドレスを与えるパターン読み出し制御部である。
【０００３】次に動作について説明する。まず、パター
ンを発生させようとする場合には、パターン読み出し制
御部３からパターン記憶領域１に対し、目的のパターン
を得るための任意のアドレスを印加する。このため、こ
のアドレスに対応するパターン記憶領域１からパターン
Ｐが読み出され、必要に応じ画像表示または画像出力さ
れる。
ンを発生させようとする場合には、パターン読み出し制
御部３からパターン記憶領域１に対し、目的のパターン
を得るための任意のアドレスを印加する。このため、こ
のアドレスに対応するパターン記憶領域１からパターン
Ｐが読み出され、必要に応じ画像表示または画像出力さ
れる。
【０００４】
【発明が解決しようとする課題】従来のパターン発生装
置は以上のように構成されているので、上記パターン記
憶領域１から得られるパターンは、記憶されているその
ままの状態のパターンのみであり、より多くのパターン
を得るには、これらのパターンをすべて、パターン記憶
領域１に格納することが必要で、このため大きなパター
ン記憶領域が必要になり、一方、この記憶領域の無駄が
多くなるなどの問題点があった。
置は以上のように構成されているので、上記パターン記
憶領域１から得られるパターンは、記憶されているその
ままの状態のパターンのみであり、より多くのパターン
を得るには、これらのパターンをすべて、パターン記憶
領域１に格納することが必要で、このため大きなパター
ン記憶領域が必要になり、一方、この記憶領域の無駄が
多くなるなどの問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、２つあるいは３つ以上のパター
ンを演算によって合成などを行うことにより、多様なパ
ターンを得ることができるとともに、パターン記憶領域
を節約できるパターン発生装置を得ることを目的とする
。
ためになされたもので、２つあるいは３つ以上のパター
ンを演算によって合成などを行うことにより、多様なパ
ターンを得ることができるとともに、パターン記憶領域
を節約できるパターン発生装置を得ることを目的とする
。
【０００６】
【課題を解決するための手段】この発明に係るパターン
発生装置は、複数のパターン記憶領域と、これらのパタ
ーン記憶領域からパターンを読み出すパターン読み出し
制御部とを設けて、パターン演算部に、上記読み出した
各パターンを演算させて、新たなパターンを生成するよ
うにしたものである。
発生装置は、複数のパターン記憶領域と、これらのパタ
ーン記憶領域からパターンを読み出すパターン読み出し
制御部とを設けて、パターン演算部に、上記読み出した
各パターンを演算させて、新たなパターンを生成するよ
うにしたものである。
【０００７】
【作用】この発明におけるパターン演算部は、複数のパ
ターン記憶領域から読み出した各パターンを演算によっ
て合成などの処理を行って、目的とする１つの新しいパ
ターンを生成するように機能する。
ターン記憶領域から読み出した各パターンを演算によっ
て合成などの処理を行って、目的とする１つの新しいパ
ターンを生成するように機能する。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１，２はそれぞれ異った独立のパ
ターンを記憶しているパターン記憶領域、３はパターン
記憶領域１及び記憶領域２に対して独立したアドレスを
与えるとともに、演算によるパターンの合成等を指示す
るパターン読み出し制御部、４はこのパターン読み出し
制御部３の指示により、パターン記憶領域１及びパター
ン記憶領域２から出力される２つのパターンに対し、合
成等の演算処理を行うパターン演算部である。
する。図１において、１，２はそれぞれ異った独立のパ
ターンを記憶しているパターン記憶領域、３はパターン
記憶領域１及び記憶領域２に対して独立したアドレスを
与えるとともに、演算によるパターンの合成等を指示す
るパターン読み出し制御部、４はこのパターン読み出し
制御部３の指示により、パターン記憶領域１及びパター
ン記憶領域２から出力される２つのパターンに対し、合
成等の演算処理を行うパターン演算部である。
【０００９】次に動作について説明する。まず、パター
ンを発生させるには、パターン記憶領域１及びパターン
記憶領域２に対し、目的とするパターンを得るのに必要
なそれぞれの領域のパターンに対応したアドレスを、パ
ターン読み出し制御部３の指示により独立に印加する。 このアドレス印加により、パターン記憶領域１，２から
は、それぞれ１つずつのパターンＡ，Ｂが読み出される
。このため、パターン演算部４ではパターン記憶領域１
及びパターン記憶領域２から読み出された２つのパター
ンＡ，Ｂに対し、パターン読み出し制御部３により与え
られた演算指示に従い、論理和，論理積等の演算を行っ
て、目的のパターンｃをリアルタイムで出力する。
ンを発生させるには、パターン記憶領域１及びパターン
記憶領域２に対し、目的とするパターンを得るのに必要
なそれぞれの領域のパターンに対応したアドレスを、パ
ターン読み出し制御部３の指示により独立に印加する。 このアドレス印加により、パターン記憶領域１，２から
は、それぞれ１つずつのパターンＡ，Ｂが読み出される
。このため、パターン演算部４ではパターン記憶領域１
及びパターン記憶領域２から読み出された２つのパター
ンＡ，Ｂに対し、パターン読み出し制御部３により与え
られた演算指示に従い、論理和，論理積等の演算を行っ
て、目的のパターンｃをリアルタイムで出力する。
【００１０】なお、上記実施例ではパターン記憶領域を
単に固定のパターン記憶領域１及びパターン記憶領域２
として示したが、各パターン記憶領域１，２を外部から
の指示により動的に変更可能なものとすれば、より自由
度の高い構成となり、必要に応じ生成するパターンの種
類を増すこともできる。また、パターン記憶領域１とパ
ターン記憶領域２に格納されるパターンは同一サイズで
あっても、そうでなくともよく、例えば図２に示すよう
な細かいパターンＤは小サイズとして、大がらなパター
ンＥは大きなサイズとしてそれぞれ格納し、演算する際
にパターンサイズ整合部５によりサイズの整合を取るよ
うにすれば記憶領域の節約になる。さらに、上記パター
ン演算部４の機能は単なる論理和，論理積にとどまらず
、反転やイクスクルージブオア等の演算であってもよい
。
単に固定のパターン記憶領域１及びパターン記憶領域２
として示したが、各パターン記憶領域１，２を外部から
の指示により動的に変更可能なものとすれば、より自由
度の高い構成となり、必要に応じ生成するパターンの種
類を増すこともできる。また、パターン記憶領域１とパ
ターン記憶領域２に格納されるパターンは同一サイズで
あっても、そうでなくともよく、例えば図２に示すよう
な細かいパターンＤは小サイズとして、大がらなパター
ンＥは大きなサイズとしてそれぞれ格納し、演算する際
にパターンサイズ整合部５によりサイズの整合を取るよ
うにすれば記憶領域の節約になる。さらに、上記パター
ン演算部４の機能は単なる論理和，論理積にとどまらず
、反転やイクスクルージブオア等の演算であってもよい
。
【００１１】
【発明の効果】以上のように、この発明によれば複数の
パターン記憶領域と、これらのパターン記憶領域からパ
ターンを読み出すパターン読み出し制御部とを設けて、
パターン演算部に、上記読み出した各パターンを演算し
て、新たなパターンを生成させるように構成したので、
小さいパターン記憶領域を用いても多種，多様のパター
ンを生成できるほか、パターン記憶するのに必要なパタ
ーン記憶領域を確保しながら、このパターン記憶領域の
無駄を少なく抑えられるものが得られる効果がある。
パターン記憶領域と、これらのパターン記憶領域からパ
ターンを読み出すパターン読み出し制御部とを設けて、
パターン演算部に、上記読み出した各パターンを演算し
て、新たなパターンを生成させるように構成したので、
小さいパターン記憶領域を用いても多種，多様のパター
ンを生成できるほか、パターン記憶するのに必要なパタ
ーン記憶領域を確保しながら、このパターン記憶領域の
無駄を少なく抑えられるものが得られる効果がある。
【図１】この発明の一実施例によるパターン発生装置を
示すブロック図である。
示すブロック図である。
【図２】この発明のパターン発生装置の他の実施例を示
すブロック図である。
すブロック図である。
【図３】従来のパターン発生装置を示すブロック図であ
る。
る。
１ パターン記憶領域
２ パターン記憶領域
３ パターン読み出し制御部
４ パターン演算部
なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】 文字，図形等のパターンを記憶してい
る複数のパターン記憶領域と、これらの各パターン記憶
領域からパターンを読み出すパターン読み出し制御部と
、該パターン読み出し制御部により上記パターン記憶領
域から読み出された各パターンを演算して、新たなパタ
ーンを生成するパターン演算部とを備えたパターン発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016940A JPH04243293A (ja) | 1991-01-18 | 1991-01-18 | パターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016940A JPH04243293A (ja) | 1991-01-18 | 1991-01-18 | パターン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243293A true JPH04243293A (ja) | 1992-08-31 |
Family
ID=11930126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016940A Pending JPH04243293A (ja) | 1991-01-18 | 1991-01-18 | パターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243293A (ja) |
-
1991
- 1991-01-18 JP JP3016940A patent/JPH04243293A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04243293A (ja) | パターン発生装置 | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPH06309349A (ja) | プログラム制御のプロセッサ | |
| JPH0754346B2 (ja) | メモリｉｃの試験パターン発生装置 | |
| JP3230449B2 (ja) | 信号処理装置 | |
| JPS63166100A (ja) | アドレス変換方式 | |
| JPS60157672A (ja) | 画像処理回路 | |
| JP2628912B2 (ja) | ルール生成装置 | |
| JPS6247785A (ja) | 近傍画像処理装置 | |
| JP2973978B2 (ja) | ワイプパターン発生装置 | |
| JP2517013B2 (ja) | 図形描画アドレス発生装置 | |
| JPH03132698A (ja) | 情報処理装置の表示装置 | |
| JPH04337981A (ja) | 映像特殊効果装置 | |
| JP2568178B2 (ja) | 補間拡大演算回路 | |
| JPH07191099A (ja) | Ｉｃ検査装置 | |
| JPH09218819A (ja) | メモリコントロール装置 | |
| JPH03194671A (ja) | 図形処理システム | |
| JPH01124067A (ja) | 画像記憶装置 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPH04195513A (ja) | キーボード | |
| JPH0630786U (ja) | パターン発生器 | |
| JPH01182882A (ja) | ベクトルフォント文字データの修飾演算装置 | |
| JPH02250093A (ja) | ディスプレイ制御回路 | |
| JPH02100134A (ja) | 情報処理装置 | |
| JPS62175879A (ja) | ２値画像相以変換画素デ−タ発生装置 |