JPH04243312A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04243312A JPH04243312A JP376791A JP376791A JPH04243312A JP H04243312 A JPH04243312 A JP H04243312A JP 376791 A JP376791 A JP 376791A JP 376791 A JP376791 A JP 376791A JP H04243312 A JPH04243312 A JP H04243312A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- resistor
- resistors
- temperature
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に基準電圧発生装置に関する。
に基準電圧発生装置に関する。
【０００２】
【従来の技術】従来、この種の基準電圧発生装置は、図
３（ａ）に示すように電源３に対し、同じ温度係数の拡
散層抵抗１ａと１ｂとダイオード９を直列に接続した等
価回路で、半導体基板上の拡散層抵抗１ａと１ｂの構造
は、図３（ｂ）に示すような構造となっており接点Ａ３
に発生する電圧を基準電圧Ｖ３ とし、ダイオード９の
順方向電圧の温度依存性を利用することにより、基準電
圧Ｖ３に、図３（ｃ）に示すような温度依存性を持たせ
ていた。
３（ａ）に示すように電源３に対し、同じ温度係数の拡
散層抵抗１ａと１ｂとダイオード９を直列に接続した等
価回路で、半導体基板上の拡散層抵抗１ａと１ｂの構造
は、図３（ｂ）に示すような構造となっており接点Ａ３
に発生する電圧を基準電圧Ｖ３ とし、ダイオード９の
順方向電圧の温度依存性を利用することにより、基準電
圧Ｖ３に、図３（ｃ）に示すような温度依存性を持たせ
ていた。
【０００３】
【発明が解決しようとする課題】ところで、上記の従来
の基準電圧発生装置は、ダイオード９の順方向電圧の温
度依存性を利用しているため基準電圧Ｖ３の温度勾配の
微調整ができず、また基準電圧の温度勾配を大きくする
ためには、ダイオードの数を増やすなど回路が複雑にな
るという欠点があった。
の基準電圧発生装置は、ダイオード９の順方向電圧の温
度依存性を利用しているため基準電圧Ｖ３の温度勾配の
微調整ができず、また基準電圧の温度勾配を大きくする
ためには、ダイオードの数を増やすなど回路が複雑にな
るという欠点があった。
【０００４】
【課題を解決するための手段】この発明は、上記の課題
を解決するために、半導体基板に、複数の抵抗を形成し
、その中間点に基準電圧を発生させる半導体装置におい
て、前記抵抗として温度係数の異なる抵抗を形成し直列
または並列接続したことを特徴とするものである。
を解決するために、半導体基板に、複数の抵抗を形成し
、その中間点に基準電圧を発生させる半導体装置におい
て、前記抵抗として温度係数の異なる抵抗を形成し直列
または並列接続したことを特徴とするものである。
【０００５】
【作用】上記の構成によると基準電圧に温度依存性を抵
抗だけで持たせることができ、抵抗値を変えるだけで基
準電圧の温度勾配の微調整が容易となり、また、回路も
簡単になる。
抗だけで持たせることができ、抵抗値を変えるだけで基
準電圧の温度勾配の微調整が容易となり、また、回路も
簡単になる。
【０００６】
【実施例】以下、この発明について図面を参照して説明
する。図１（ａ）は、この発明の一実施例の等価回路、
図１（ｂ）は一実施例の半導体基板の縦断面図、図１（
ｃ）は、一実施例の基準電圧Ｖ１ の温度特性図である
。
する。図１（ａ）は、この発明の一実施例の等価回路、
図１（ｂ）は一実施例の半導体基板の縦断面図、図１（
ｃ）は、一実施例の基準電圧Ｖ１ の温度特性図である
。
【０００７】図において、１は拡散層抵抗，２はポリシ
リ抵抗，３は電源，４はＰ型拡散層，５はｎ型基板，６
はアルミ配線，７はポリシリコン，８は絶縁膜である。
リ抵抗，３は電源，４はＰ型拡散層，５はｎ型基板，６
はアルミ配線，７はポリシリコン，８は絶縁膜である。
【０００８】この実施例は、拡散層抵抗の温度係数がポ
リシリ抵抗の温度係数より大きい場合であり、この実施
例によれば、基準電圧Ｖ１ は、温度に対して負の温度
依存性をダイオードの順方向電圧等を利用することなく
持たせることができ、また、拡散層抵抗もしくはポリシ
リ抵抗の抵抗値を変えることにより、温度勾配の微調整
も容易にできるという利点がある。
リシリ抵抗の温度係数より大きい場合であり、この実施
例によれば、基準電圧Ｖ１ は、温度に対して負の温度
依存性をダイオードの順方向電圧等を利用することなく
持たせることができ、また、拡散層抵抗もしくはポリシ
リ抵抗の抵抗値を変えることにより、温度勾配の微調整
も容易にできるという利点がある。
【０００９】
【実施例２】図２（ａ）は、この発明の第２実施例の等
価回路，図２（ｂ）は、第２実施例の基準電圧の温度特
性図である。この実施例は、前記第１の実施例の拡散層
抵抗１とポリシリ抵抗２を回路上入れかえた点を除いて
は、第１の実施例と同様であるため、同一部分には同一
参照符号を付してその説明を省略する。この実施例では
、基準電圧Ｖ２ は温度に対して正の温度依存性を持た
せることができ、利点は第１の実施例と同じである。
価回路，図２（ｂ）は、第２実施例の基準電圧の温度特
性図である。この実施例は、前記第１の実施例の拡散層
抵抗１とポリシリ抵抗２を回路上入れかえた点を除いて
は、第１の実施例と同様であるため、同一部分には同一
参照符号を付してその説明を省略する。この実施例では
、基準電圧Ｖ２ は温度に対して正の温度依存性を持た
せることができ、利点は第１の実施例と同じである。
【００１０】
【発明の効果】以上説明したように、この発明は、半導
体基板に複数の抵抗を形成し、その中間点に基準電圧を
発生させる半導体装置において、前記抵抗として温度係
数の異なる抵抗を形成し接続し、温度係数の異なる抵抗
として、拡散層抵抗とポリシリ抵抗を用いることにより
、前記２種類の抵抗の中間点より発生する基準電圧に、
ダイオードの順方向電圧等を利用することなく、温度依
存性を持たせることができ、また基準電圧の温度勾配の
微調整も容易にできるという効果がある。
体基板に複数の抵抗を形成し、その中間点に基準電圧を
発生させる半導体装置において、前記抵抗として温度係
数の異なる抵抗を形成し接続し、温度係数の異なる抵抗
として、拡散層抵抗とポリシリ抵抗を用いることにより
、前記２種類の抵抗の中間点より発生する基準電圧に、
ダイオードの順方向電圧等を利用することなく、温度依
存性を持たせることができ、また基準電圧の温度勾配の
微調整も容易にできるという効果がある。
【図１】（ａ）本発明の実施例の等価回路図である。
（ｂ）本発明の実施例の縦断面図である。
（Ｃ）本発明の実施例の基準電圧の温度特性図である。
【図２】（ａ）本発明の他の実施例の等価回路図である
。 （ｂ）本発明の他の実施例の基準電圧の温度特性図であ
る。
。 （ｂ）本発明の他の実施例の基準電圧の温度特性図であ
る。
【図３】（ａ）従来技術の等価回路図である。
（ｂ）従来技術の縦断面図である。
（ｃ）従来技術の基準電圧の温度特性図である。
１，１ａ，１ｂ 拡散層抵抗
２ ポリシリ抵抗
３ 電源
４ Ｐ型拡散層
５ ｎ型基板
６ アルミ配線
７ ポリシリコン
８ 絶縁膜
Claims (2)
- 【請求項１】半導体基板に複数の抵抗を形成し基準電圧
を発生させる半導体装置において、前記抵抗として温度
係数の異なる抵抗を直列又は並列に接続したことを特徴
とする半導体装置。 - 【請求項２】上記請求項１において、半導体基板に形成
する温度係数の異なる抵抗として、拡散層抵抗とポリシ
リ抵抗を用いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP376791A JPH04243312A (ja) | 1991-01-17 | 1991-01-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP376791A JPH04243312A (ja) | 1991-01-17 | 1991-01-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243312A true JPH04243312A (ja) | 1992-08-31 |
Family
ID=11566323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP376791A Pending JPH04243312A (ja) | 1991-01-17 | 1991-01-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243312A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4825463A (ja) * | 1971-08-02 | 1973-04-03 |
-
1991
- 1991-01-17 JP JP376791A patent/JPH04243312A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4825463A (ja) * | 1971-08-02 | 1973-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| EP0017919A1 (en) | Diffused resistor | |
| US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
| US4672237A (en) | Logic circuit having delay time free from temperature affection | |
| JPH04243312A (ja) | 半導体装置 | |
| US4942312A (en) | Integrated-circuit having two NMOS depletion mode transistors for producing stable DC voltage | |
| US4795921A (en) | Logic operation-oscillation circuit | |
| JPS5857909B2 (ja) | バイポ−ラガタハンドウタイシユウセキカイロソウチ | |
| JPS5910255A (ja) | 半導体装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPS5610954A (en) | Semiconductor device | |
| JPS6410101B2 (ja) | ||
| JPS6338266A (ja) | 定電圧ダイオ−ド | |
| SU1003047A1 (ru) | Источник посто нного тока | |
| JPS63153853A (ja) | 半導体集積回路装置 | |
| JP2639599B2 (ja) | 半導体集積回路装置 | |
| JPH0126178B2 (ja) | ||
| JPH04297061A (ja) | 半導体抵抗装置 | |
| JPS6328503B2 (ja) | ||
| JPS6327063U (ja) | ||
| JPS61185959A (ja) | 半導体抵抗装置 | |
| JPH02197162A (ja) | 抵抗器 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JPH0133842B2 (ja) | ||
| JPS6038633A (ja) | 圧力センサ |