JPS5857909B2 - バイポ−ラガタハンドウタイシユウセキカイロソウチ - Google Patents
バイポ−ラガタハンドウタイシユウセキカイロソウチInfo
- Publication number
- JPS5857909B2 JPS5857909B2 JP50097488A JP9748875A JPS5857909B2 JP S5857909 B2 JPS5857909 B2 JP S5857909B2 JP 50097488 A JP50097488 A JP 50097488A JP 9748875 A JP9748875 A JP 9748875A JP S5857909 B2 JPS5857909 B2 JP S5857909B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- terminal
- conductivity type
- semiconductor substrate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラ形半導体集積回路装置の改良に関す
る。
る。
従来バイポーラ形集積回路装置（以後ＩＣと略称する）
では入出力信号の外に電源を接続して論理演算を実施す
るのが通例である。
では入出力信号の外に電源を接続して論理演算を実施す
るのが通例である。
しかしこの電源回路には正の電源だけを印加して使用さ
れており、負電源を印加するとＩＣが破壊されるのでこ
の種の使用方法は行われていなかた。
れており、負電源を印加するとＩＣが破壊されるのでこ
の種の使用方法は行われていなかた。
第１図に通常のバイポーラ形ＩＣの断面図を示し且つそ
の入出力端子及び電源回路をも併記した。
の入出力端子及び電源回路をも併記した。
これは−導電形基本１に反対導電形の拡散領域２．３を
設け、この一方領域３にはこれをコレクタとしベース４
及びエミッタ５を形成する。
設け、この一方領域３にはこれをコレクタとしベース４
及びエミッタ５を形成する。
これは拡散領域３に更に拡散領域を形成することによっ
て得ている。
て得ている。
他の領域２にも一導電形の拡散領域６．７を設けている
。
。
次に電源回路ならびに入出力端子の結線について述べる
と、出力端子はＮＰＮＴｒのコレクタ３を出力端子とし
ておりこれは一導電形拡散領域７にも接続する。
と、出力端子はＮＰＮＴｒのコレクタ３を出力端子とし
ておりこれは一導電形拡散領域７にも接続する。
入力端子は一導電形拡散領域６に接続されており、これ
はＮＰＮＴｒのベース４に連結され、又エミッタ５は電
源回路のＧＮＤに接続しこれは半導体基体１にも接続す
る。
はＮＰＮＴｒのベース４に連結され、又エミッタ５は電
源回路のＧＮＤに接続しこれは半導体基体１にも接続す
る。
又電源回路のＶＣＣは反対導電影領域２に接続するほか
反対導電領域７にも接続する。
反対導電領域７にも接続する。
このような回路接続にあってはＧＮＤ端子に負電位が印
加されると反対導電式拡散領域２と半導体基体に形成さ
れたダイオードを通って■ＣＣ端子にこの電位が伝達さ
れるので過大電流によって破壊されることになる。
加されると反対導電式拡散領域２と半導体基体に形成さ
れたダイオードを通って■ＣＣ端子にこの電位が伝達さ
れるので過大電流によって破壊されることになる。
又入力端子及び出力端子は一導電形拡散領域６゜７に接
続されており、この電位がＶＣＣのそれより高くなると
各拡散領域６，７に形成されている負方向ダイオードを
通じてＶＣＣに流れるが、過大電流によって破壊される
等の欠点を有していた。
続されており、この電位がＶＣＣのそれより高くなると
各拡散領域６，７に形成されている負方向ダイオードを
通じてＶＣＣに流れるが、過大電流によって破壊される
等の欠点を有していた。
本発明は上記欠点を除去した新規なバイポーラ形半導体
集積回路装置を提供する。
集積回路装置を提供する。
即ち、電源回路端子を一導電形半導体基体に設けた反対
導電式拡散領域に接続することによって、ＶＣＣ及びＧ
ＮＤ端子を逆に接続しても破壊されないように配慮した
。
導電式拡散領域に接続することによって、ＶＣＣ及びＧ
ＮＤ端子を逆に接続しても破壊されないように配慮した
。
と言うのは半導体基体をＧＮＤ端子とする際この半導体
基体に反対導電形領域を形成することによって寄生逆方
向トランジスタ（以後Ｔｒと略記する）を得、更にこの
反対導電形拡散領域内に一導電影領域を形成することに
よって順方向Ｔｒを寄生させて、ＧＮＤ端子に印加され
た負電位は逆方向Ｔｒによって反対導電形拡散領域に流
れるが、順方向ＴｒによってＶＣＣ端子に達するのが阻
止される。
基体に反対導電形領域を形成することによって寄生逆方
向トランジスタ（以後Ｔｒと略記する）を得、更にこの
反対導電形拡散領域内に一導電影領域を形成することに
よって順方向Ｔｒを寄生させて、ＧＮＤ端子に印加され
た負電位は逆方向Ｔｒによって反対導電形拡散領域に流
れるが、順方向ＴｒによってＶＣＣ端子に達するのが阻
止される。
次に第２図に示した実施例によって本発明の詳細な説明
する。
する。
Ｐ導電形半導体基体１０にＮ導電形拡散領域１１，１２
を形成し、この一方領域１２にはこれをコレクタ層とす
るＮＰＮＴｒを形成する。
を形成し、この一方領域１２にはこれをコレクタ層とす
るＮＰＮＴｒを形成する。
即ち前記領域１２にはＰ及びＮ導電影領域１３．１４を
設けこれらをベース層及びエミツタ層として、ＮＰＮＴ
ｒを形成する。
設けこれらをベース層及びエミツタ層として、ＮＰＮＴ
ｒを形成する。
前記反対導電形の拡散領域１１にはＰ導電領域１５．１
６，１７を設けて■ＣＣ端子、入力端子及び出力端子に
連結する。
６，１７を設けて■ＣＣ端子、入力端子及び出力端子に
連結する。
前記Ｐ導電影領域１５゜１６．１７と各端子の接続は任
意であるが図では領域１５を■ＣＣ端子、領域１６を入
力端子、領域１７を出力端子に連結する。
意であるが図では領域１５を■ＣＣ端子、領域１６を入
力端子、領域１７を出力端子に連結する。
又Ｐ導電影領域１６は前記ＮＰＮＴｒのベース層１３に
も連結する外、Ｐ導電影領域１７はＶＣＣ端子及び前記
ＮＰＮＴｒのコレクタ層１２に連結する。
も連結する外、Ｐ導電影領域１７はＶＣＣ端子及び前記
ＮＰＮＴｒのコレクタ層１２に連結する。
又ＮＰＮＴｒのコレクタ層１２は出力端子とする外生導
体基体１０をＧＮＤに接続する外ＮＰＮＴｒのエミツタ
層１４をもこのＧＮＤ端子に接続する。
体基体１０をＧＮＤに接続する外ＮＰＮＴｒのエミツタ
層１４をもこのＧＮＤ端子に接続する。
このような接続をしたバイポーラ形ＩＣではＧＮＤ端子
と■ＣＣ端子の接続を逆にしても電流は前記Ｐ導電影領
域１５に寄生する順方向Ｔｒによって阻止されるので破
壊することはない。
と■ＣＣ端子の接続を逆にしても電流は前記Ｐ導電影領
域１５に寄生する順方向Ｔｒによって阻止されるので破
壊することはない。
又導電影領域１５，１６．１７は抵抗として利用するた
め、半導体基体の主面に治った方向即ち拡散の深さ方向
ｘｊに直交する方向を長大とする。
め、半導体基体の主面に治った方向即ち拡散の深さ方向
ｘｊに直交する方向を長大とする。
これは入出力端子の電位がＶＣＣより高くなった際抵抗
成分としての働作を確実に実施するためである。
成分としての働作を確実に実施するためである。
この例ではＰ導電影領域１５の一端にＶＣＣ端子を接続
しＰ導電影領域１５の他端と拡散領域１１とを接続して
、Ｐ導電影領域１５を抵抗として動作させることによっ
て電源印加電位が逆になっても、或は入出力端子電位が
ＶＣＣ端子のそれよりも高く保持されてもバイポーラ形
ＩＣの破壊を防止したものである。
しＰ導電影領域１５の他端と拡散領域１１とを接続して
、Ｐ導電影領域１５を抵抗として動作させることによっ
て電源印加電位が逆になっても、或は入出力端子電位が
ＶＣＣ端子のそれよりも高く保持されてもバイポーラ形
ＩＣの破壊を防止したものである。
このように本発明に係るバイポーラ形ＩＣでは人力及び
出力電位がＶＣＣ電位より高くなっても、更に■ＣＣ端
子とＧＮＤ端子を逆に接続しても破壊されないので需要
者にとっては極めて便利であり、実用上の効果は極めて
太きい。
出力電位がＶＣＣ電位より高くなっても、更に■ＣＣ端
子とＧＮＤ端子を逆に接続しても破壊されないので需要
者にとっては極めて便利であり、実用上の効果は極めて
太きい。
しかもその達成手段としては寄生ダイオードの極性を利
用する簡単な手法によっているので工程数の増加はなく
得られる。
用する簡単な手法によっているので工程数の増加はなく
得られる。
第１図は従来のバイポーラ形ＩＣの断面図第２図は本発
明に係るバイポーラ形ＩＣの断面図である。 １０ニ一導電形半導体基体、１１：反対導電影領域。
明に係るバイポーラ形ＩＣの断面図である。 １０ニ一導電形半導体基体、１１：反対導電影領域。
Claims (1)
- １−導電形の半導体基板と、この半導体基板に形成され
た回路素子及び反対導電型の第１の領域と、この第１の
領域内に形成された一導電型の第２、第３及び第４の領
域と、前記第２及び第４の領域それぞれの一端に接続さ
れた第１の電源と、前記第２の領域の他端と前記第１の
領域とを接続する第１の配線と、前記第４の領域の他端
と前記回路素子とを接続する第２の配線と、この第２の
配線に接続された出力端子と、前記第３の領域の一端に
接続された入力と、前記第３の領域の他端と前記回路素
子とを接続する第３の配線と、前記半導体基板と前記回
路素子とに接続された第２の電源とを備えたバイポーチ
形半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50097488A JPS5857909B2 (ja) | 1975-08-13 | 1975-08-13 | バイポ−ラガタハンドウタイシユウセキカイロソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50097488A JPS5857909B2 (ja) | 1975-08-13 | 1975-08-13 | バイポ−ラガタハンドウタイシユウセキカイロソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5221779A JPS5221779A (en) | 1977-02-18 |
| JPS5857909B2 true JPS5857909B2 (ja) | 1983-12-22 |
Family
ID=14193649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50097488A Expired JPS5857909B2 (ja) | 1975-08-13 | 1975-08-13 | バイポ−ラガタハンドウタイシユウセキカイロソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857909B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042900A (ja) * | 1983-08-18 | 1985-03-07 | ロ−ム株式会社 | 治具上の電子部品等の有無認識装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132190A (en) * | 1978-04-05 | 1979-10-13 | Japan Aviation Electron | Radio wave range finder |
| JPS55166951A (en) * | 1979-06-14 | 1980-12-26 | Mitsubishi Electric Corp | Surge preventive circuit for bipolar integrated circuit |
| JPS5693365A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Semiconductor device |
| JPS5842266A (ja) * | 1981-09-07 | 1983-03-11 | Nec Corp | 半導体集積回路装置 |
-
1975
- 1975-08-13 JP JP50097488A patent/JPS5857909B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042900A (ja) * | 1983-08-18 | 1985-03-07 | ロ−ム株式会社 | 治具上の電子部品等の有無認識装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5221779A (en) | 1977-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63147357A (ja) | 静電気放電保護回路 | |
| JPH037144B2 (ja) | ||
| JPS5857909B2 (ja) | バイポ−ラガタハンドウタイシユウセキカイロソウチ | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| US4646125A (en) | Semiconductor device including Darlington connections | |
| JPS6146989B2 (ja) | ||
| JP3157614B2 (ja) | 半導体集積回路 | |
| JPH0328517Y2 (ja) | ||
| JPS6233752B2 (ja) | ||
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP2757864B2 (ja) | 半導体装置 | |
| JPS59155958A (ja) | 半導体装置 | |
| JPS6141247Y2 (ja) | ||
| JPS63136658A (ja) | 静電破壊防止素子 | |
| JPS582059A (ja) | 集積回路 | |
| JPS58135964U (ja) | 半導体装置 | |
| JPS61129855A (ja) | 半導体集積回路 | |
| JPS61194874A (ja) | 半導体装置 | |
| JPH0126178B2 (ja) | ||
| JPH0550149B2 (ja) | ||
| JPS61150262A (ja) | 入力保護抵抗 | |
| JPH0666416B2 (ja) | 静電保護回路 | |
| JPH0766962B2 (ja) | 半導体装置 | |
| JPS5940293B2 (ja) | 半導体装置 | |
| JPH02117138A (ja) | 半導体装置 |