JPH04245478A

JPH04245478A - 光半導体装置

Info

Publication number: JPH04245478A
Application number: JP3010170A
Authority: JP
Inventors: Keiji Mita; 恵司三田; Tsuyoshi Takahashi; 強高橋; Toshiyuki Okoda; 敏幸大古田; Tadayoshi Takada; 忠良高田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-01-30
Filing date: 1991-01-30
Publication date: 1992-09-02
Anticipated expiration: 2011-11-27
Also published as: KR920015588A; US5252851A; KR100208646B1; JP2557745B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】従来の光半導体装置の受光素子としては、
例えば特開昭６１−４７６６４号公報に記載された構造
が公知である。即ち図９に示す通り、Ｐ型基板（１）上
に形成したＮ型エピタキシャル層（２）と、Ｐ＋型分離
領域（３）によって分離された島領域（４）と、島領域
（４）の表面に形成したＰ型拡散領域（５）およびＮ＋
型拡散領域（６）とを有し、Ｐ型拡散領域（５）とＮ型
島領域（４）とのＰＮ接合をホトダイオード（７）とし
て構成したものである。（８）はＮ＋型埋込層である。

【０００４】ところで、ホトダイオード（７）の高性能
化という点では、カソードとなる島領域（４）の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭６１−４７６６４号公報には、ＮＰＮトランジス
タ（９）にＮ型ウェル領域（１０）を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード（
７）の高性能化を図った例が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、Ｐ型基
板（１）上にエピタキシャル層（２）を成長させると、
エピタキシャル層（２）は基板（１）からのボロン（Ｂ
）のオートドープや外部からの予期せぬ不純物（主にＰ
型不純物）の進入を受ける。そのため、Ｎ型エピタキシ
ャル層（２）の高比抵抗化を押し進めるとエピタキシャ
ル層（２）をＮ型に維持することが困難となり、抵抗値
と導電型の制御が困難である欠点があった。

【０００６】また、上述した状況により高比抵抗化でき
ないので、ホトダイオード（７）のＰＮ接合部に形成さ
れる空乏層の幅を拡大できず、そのためホトダイオード
（７）の特性を左右する接合容量を十分に低減できない
欠点があった。さらに、Ｐ型拡散領域（５）やエピタキ
シャル層（２）の深部等で発生する空乏層外生成キャリ
アの走行時間によって、ホトダイオード（７）の応答速
度が劣化する欠点があった。

【０００７】

【課題を解決するための手段】本発明は上述した種々の
欠点に鑑み成されたもので、Ｐ型基板（１３）上に形成
したＰ型のエピタキシャル層（１４）と、第１と第２の
島領域（１６）（１７）と、第１の島領域（１６）の表
面に形成したＮ＋型の拡散領域（１８）と、第２の島領
域（１７）のＰ型エピタキシャル層（１４）をＮ型に反
転させる第２の埋め込み層（２０）およびＮ型コレクタ
領域（２１）と、コレクタ領域（２１）の表面に形成し
たＰ型ベース領域（２２）と、ベース領域（２２）の表
面に形成したＮ＋型エミッタ領域（２３）とを具備する
ことで高性能のホトダイオード内蔵ＩＣを提供するもの
である。

【０００８】

【作用】本発明によれば、Ｐ型基板（１３）上にＰ型の
エピタキシャル層（１４）を形成するので、基板（１３
）からのオートドープによるＰ型不純物を相殺させる必
要が無い。そのため、イントリシックに近い高比抵抗層
を容易に製造することができる。

【０００９】また、イントリシックに近い高比抵抗層を
得ることにより、空乏層を基板（１３）に達するまで拡
大でき、ホトダイオード（１１）の容量を低減できる。さらに、基板（１３）に達するまで空乏層を拡大するこ
とにより、アノード側の空乏層外生成キャリアの発生を
低減できる。カソード側のＮ＋型拡散層（１８）におい
ては、エミッタ拡散により高不純物濃度の浅い領域に形
成できるので、空乏層外生成キャリアの発生を抑え、且
つ生成キャリアの走行時間を短縮できる。

【００１０】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はホトダイオード（１１）とＮ
ＰＮトランジスタ（１２）とを組み込んだＩＣの断面図
である。（１３）はＰ型の単結晶シリコン半導体基板、
（１４）は基板（１３）上に気相成長法により形成した
厚さ１０〜１２μのＰ−型のエピタキシャル層である。基板（１３）は４０〜６０Ω・ｃｍの比抵抗を有し、エ
ピタキシャル層（１４）は完成時で２００〜１５００Ω
・ｃｍの比抵抗を有する。

【００１１】Ｐ−型エピタキシャル層（１４）は、エピ
タキシャル層（１４）表面から基板（１３）に達する分
離領域（１５）を設けることによりホトダイオード（１
１）形成用の第１の島領域（１６）とＮＰＮトランジス
タ（１２）形成用の第２の島領域（１７）とに区画する
。第１と第２の島領域（１６）（１７）は、分離領域（
１５）とエピタキシャル層（１４）との境界、および基
板（１３）とエピタキシャル層（１４）との境界で夫々
が完全に囲まれている。

【００１２】第１の島領域（１６）には、光信号の入力
部となるホトダイオード（１１）を形成する。ホトダイ
オード（１１）は、第１の島領域（１６）のほぼ全面に
Ｎ＋型拡散領域（１８）を形成し、Ｎ＋型拡散領域（１
８）が第１の島領域（１６）とＰＮ接合を形成すること
で構成する。Ｎ＋型拡散領域（１８）の拡散深さは０．
８〜１．０μである。

【００１３】第２の島領域（１７）には、信号処理回路
を構成するＮＰＮトランジスタ（１２）を形成する。第
２の島領域（１７）の底部には基板（１３）とエピタキ
シャル層（１４）との境界にまたがるようにしてＮ＋型
埋め込み層（１９）を形成し、埋め込み層（１９）に重
畳するようにして低不純物濃度の第２の埋め込み層（２
０）を形成する。第２の埋め込み層（２０）は基板（１
３）とエピタキシャル層（１４）との境界から上方に向
って拡散形成する。第２の島領域（１７）の表面にはＮ
型コレクタ領域（２１）を形成し、コレクタ領域（１２
）と第２の埋め込み層（２０）とを連結することで第２
の島領域（１７）の導電型をＮ型に反転させる。そして
ＮＰＮトランジスタ（１２）は、コレクタ領域（２１）
と第２の埋め込み層（２０）をコレクタとし、コレクタ
領域（２１）の表面に形成したＰ型ベース領域（２２）
、ベース領域（２２）の表面に形成したＮ＋型エミッタ
領域（２３）とで構成する。（２４）はＮ＋型コレクタ
コンタクト領域である。また、第２の島領域（１７）を
区画する分離領域（１５）はコレクタ領域（２１）の全
周に接し完全に囲んでいる。

【００１４】エピタキシャル層（１４）の表面は酸化膜
（２５）で覆われ、部分的に開孔されてコンタクトホー
ルを形成する。このコンタクトホールを介して各領域上
に電極（２６）（２７）（２８）が配設される。ホトダ
イオード（１１）のＮ＋型拡散領域（１８）とコンタク
トする電極（２６）がカソード電極となり、分離領域（
１５）とコンタクトする電極（２７）がアノード電極で
ある。

【００１５】上述した構造は、以下の製造方法により得
ることができる。先ずＰ型基板（１３）の表面を熱酸化
して酸化膜（３０）を形成し、酸化膜（３０）をホトエ
ッチングして選択マスクを形成する。そして基板（１３
）表面にＮＰＮトランジスタ（１２）の埋め込み層（１
９）を形成するアンチモン（Ｓｂ）を導入し、次いで同
じ選択マスクを利用してＮＰＮトランジスタ（１２）の
第２の埋め込み層（２０）を形成するリン（Ｐ）をド−
ズ量１０１４〜１０１５でイオン注入する。その後、選
択マスクを変更して基板（１３）表面に分離領域（１５
）の下側分離領域（３１）を形成するボロン（Ｂ）を導
入する（図２）。

【００１６】次いで選択マスクとして用いた酸化膜（３
０）を全て除去し、基板（１３）をエピタキシャル成長
装置のサセプタ上に配置し、ランプ加熱によって基板（
１３）に１１４０℃程度の高温を与えると共に反応管内
にＳｉＨ２Ｃｌ２ガスとＨ２ガスを導入することにより
ノンドープのエピタキシャル層（１４）を成長させる。この様にノンドープで成長させると、基板（１３）から
のボロン（Ｂ）のオートドーピングによってエピタキシ
ャル層（１４）全部を完成時でイントリシックに近い比
抵抗２００〜１５００Ω・ｃｍのＰ−型層にすることが
できる（図３）。

【００１７】次いでエピタキシャル層（１４）の表面に
酸化膜（３２）を形成し、ホトエッチングによって選択
マスクを形成し、ＮＰＮトランジスタ（１２）のＮ型コ
レクタ領域（２１）を形成するリン（Ｐ）をド−ズ量１
０１２〜１０１３でイオン注入する。そして基板（１３
）全体に熱処理を加えることによって、Ｎ型コレクタ領
域（２１）、第２の埋め込み層（２０）、および下側分
離領域（３１）をドライブインする。このドライブイン
によって、下側分離領域（３１）を１０μ拡散し、コレ
クタ領域（２１）を５〜６μ、第２の埋め込み層（２０
）を７〜９μ拡散して両者を連結する（図４）。

【００１８】次いでエピタキシャル層（１４）表面から
分離領域（１５）の上側分離領域（３３）を拡散し、下
側分離領域（３１）と連結してエピタキシャル層（１４
）を第１と第２の島領域（１６）（１７）に区画する（
図５）。そして、エピタキシャル層（１４）表面からＰ
型不純物を選択拡散してＮＰＮトランジスタ（１２）の
ベース領域（２２）を形成し、次いでＮ型不純物を選択
拡散してＮＰＮトランジスタ（１２）のエミッタ領域（
２３）、コレクタコンタクト領域（２４）、およびホト
ダイオード（１１）のＮ＋型拡散領域（１８）を形成す
る（図６）。

【００１９】その後、Ａｌの堆積とホトエッチングによ
り電極を配設することで図１の構造が得られる。次に、
上記した構成のホトダイオード（１１）の動作を説明す
る。ホトダイオード（１１）の電極（２７）に接地電位
（ＧＮＤ）を、電極（２６）に＋５Ｖの如き逆バイアス
電圧を加えると、ホトダイオード（１１）のＰＮ接合部
には図７に示す空乏層（３４）が形成される。空乏層（
３４）の幅は、エピタキシャル層（１４）を高比抵抗と
したことにより１０μ以上あり、エピタキシャル層（１
４）と分離領域（１５）との境界部まで、およびエピタ
キシャル層（１４）と基板（１３）との境界部まで容易
に達する。基板（１３）として比抵抗が４０〜６０Ω・
ｃｍのものを使用すると、基板（１３）内部まで拡大す
ることができる。

【００２０】従って、エピタキシャル層（１４）の厚み
に匹敵する極めて厚い空乏層（３４）が得られるので、
ホトダイオード（１１）のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域（
１６）と分離領域（１５）とでＰＮ接合を形成しないの
で、図９の例でみられたＮ型島領域（４）とＰ＋型分離
領域（３）との接合容量が存在せず、この点でもホトダ
イオード（１１）のキャパシティを低減できる。

【００２１】一方、空乏層（３４）以外でも入射光によ
り電子正孔対が発生し、空乏層外生成キャリア（３５）
となって光電流に関与する。この空乏層外生成キャリア
（３５）は図８に示すようにＰ型又はＮ型の領域を拡散
した後、空乏層（３４）に致達するので、拡散時間がホ
トダイオード（１１）の応答速度を劣化させる要因とな
る。しかしながら、Ｎ型領域となるＮ＋型拡散領域（１
８）は、ＮＰＮトランジスタのエミッタ拡散によって高
不純物濃度の領域であるので、Ｎ＋型拡散領域（１８）
で発生した空乏層外生成キャリア（３５）は寿命が極め
て短く、即消滅する。また、消滅しきれなかった空乏層
外生成キャリア（３５）は、Ｎ＋型拡散領域（１８）が
浅い領域であるので、極めて短い時間で空乏層（３４）
に達することができる。従って、Ｎ＋型拡散領域（１８
）で発生した空乏層外生成キャリア（３５）はホトダイ
オード（１１）の応答速度には殆ど影響しない。

【００２２】さらに、エピタキシャル層（１４）の厚み
に匹敵する厚い空乏層（３４）によって入射光の大部分
が吸収されるので、Ｐ型基板（１３）で発生する空乏層
外生成キャリア（３５）は少ない。そのため、遅延電流
が小さくホトダイオード（１１）の応答速度を劣化させ
ることが無い。そしてさらに、カソード側は高不純物濃
度のＮ＋型拡散領域（１８）から電極（２６）を取り出
すので直列抵抗を小さくでき、アノード側も高不純物濃
度のＰ＋型分離領域（１５）から電極（２７）を取り出
すので直列抵抗を小さくできる。従ってホトダイオード
（１１）の速度を向上できる。

【００２３】第２の島領域（１７）においては、コレク
タ領域（２１）と第２の埋め込み層（２０）が導電型を
反転させるので、ＮＰＮトランジスタ（１２）を形成す
ることが可能となる。しかも基板（１３）表面からの拡
散による第２の埋め込み層（２０）とエピタキシャル層
（１４）表面からの拡散によるコレクタ領域（２１）と
を連結させるので、エピタキシャル層（１４）を厚くで
きる他、拡散時間を短縮できる。さらに、第２の埋め込
み層（２０）は基板（１３）に近づくにつれて不純物濃
度が高くなるので、ＮＰＮトランジスタ（１２）のＶＣ
Ｅ（ｓａｔ）を小さくできる。

【００２４】

【発明の効果】以上に説明した通り、本発明によれば、
■　　Ｐ型基板（１３）上にＰ−型エピタキシャル層（
１４）を積層するので、Ｎ型反転したエピタキシャル層
を積層するのに比べ、高比抵抗層が安定して得られる。

【００２５】■　　上記高比抵抗層により厚い空乏層（
３４）が得られるので、ホトダイオード（１１）のキャ
パシタを低減し、速度を向上できる。■　　島領域（１
６）と分離領域（１５）とでＰＮ接合を形成しないので
、ホトダイオード（１１）のキャパシタを低減できる。 ■　　エミッタ拡散による浅い高不純物濃度のＮ＋型拡
散領域（１８）でＰＮ接合を形成するので、空乏層外生
成キャリア（３５）による遅延電流が小さく、ホトダイ
オード（１１）の応答速度を向上できる。

【００２６】■　　上記厚い空乏層（３４）によって入
射光の大部分を吸収できるので、基板（１３）での空乏
層外生成キャリア（３５）の発生が少ない。■　　浅い
Ｎ＋型拡散領域（１８）でＰＮ接合を形成するので、波
長λが４００ｎｍの如き短波長の光にまて対応できる。という効果を有する。従って、感度が高く応答速度に優
れたホトダイオード（１１）をＩＣ内に組み込むことが
できるものである。

【００２７】さらにＮＰＮトランジスタ（１２）におい
ては、■　　基板（１３）表面からの拡散による第２の
埋め込み層（２０）とエピタキシャル層（１４）表面か
らの拡散によるコレクタ領域（２１）を連結するので、
エピタキシャル層（１４）を厚くできる他、ドライブイ
ンに要する熱処理時間を短縮できる。

【００２８】■　　第２の埋め込み層（２０）は基板（
１３）に近づくに従い不純物濃度が高くなるので、ＮＰ
Ｎトランジスタ（１２）のＶＣＥ（ｓａｔ）を低減でき
る。という効果をも有するものである。

【図面の簡単な説明】

【図１】本発明の半導体装置を示す断面図である。

【図２】図１の製造方法を説明する第１の断面図である
。

【図３】図１の製造方法を説明する第２の断面図である
。

【図４】図１の製造方法を説明する第３の断面図である
。

【図５】図１の製造方法を説明する第４の断面図である
。

【図６】図１の製造方法を説明する第５の断面図である
。

【図７】ホトダイオード（１１）を示す断面図である。

【図８】ホトダイオード（１１）のバンド図である。

【図９】従来例を示す断面図である。

Claims

【特許請求の範囲】

【請求項１】　　一導電型の半導体基板と、前記半導体
基板の表面に形成した一導電型の高抵抗のエピタキシャ
ル層と、前記エピタキシャル層の表面から前記基板に達
する一導電型の分離領域と、前記分離領域と前記エピタ
キシャル層との境界および前記基板と前記エピタキシャ
ル層との境界で囲まれた、ホトダイオード形成用の第１
の島領域およびトランジスタ形成用の第２の島領域と、
前記第１の島領域の表面に形成した逆導電型の低抵抗の
拡散領域と、前記第２の島領域の基板とエピタキシャル
層との境界部に埋め込まれた逆導電型の第１の埋め込み
層と、前記第１の埋め込み層に重ねて埋め込まれ前記第
１の埋め込み層より上方に拡張された逆導電型の第２の
埋め込み層と、前記第２の島領域の表面に形成した前記
第２の埋め込み層と連結する逆導電型のコレクタ領域と
、前記コレクタ領域の表面に形成した一導電型のベース
領域と、前記ベース領域の表面に形成した逆導電型のエ
ミッタ領域とを具備することを特徴とする光半導体装置
。
【請求項２】　　前記基板は比抵抗が４０〜６０Ω・ｃ
ｍであることを特徴とする請求項第１項記載の光半導体
装置。
【請求項３】　　前記エピタキシャル層は比抵抗が２０
０〜１５００Ω・ｃｍであることを特徴とする請求項第
１項記載の光半導体装置。
【請求項４】　　前記第１の島領域の逆導電型拡散領域
は前記第２の島領域のエミッタ拡散によるものであるこ
とを特徴とする請求項第１項記載の光半導体装置。