JPH04245657A - Tabテープ - Google Patents
TabテープInfo
- Publication number
- JPH04245657A JPH04245657A JP3193191A JP3193191A JPH04245657A JP H04245657 A JPH04245657 A JP H04245657A JP 3193191 A JP3193191 A JP 3193191A JP 3193191 A JP3193191 A JP 3193191A JP H04245657 A JPH04245657 A JP H04245657A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- base film
- leads
- tab tape
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、ベースフィルム上に形
成されたリードが半導体素子の電極にバンプを介して接
合されるTABテープに関するものである。
成されたリードが半導体素子の電極にバンプを介して接
合されるTABテープに関するものである。
【0002】
【従来の技術】TABテープは他の実装方法に比べて、
たとえば半導体素子の多ピン化、電極ピッチの縮小化に
対応できる等の優れた特色を持っている。図6及び図7
は従来のTABテープについて説明するための概略部分
側面図である。TABテープは、リード3が極めて薄い
箔状に形成されたものであるため、たとえばILB(I
nner Lead Bonding)の際に、リード
3が変形して、リード3と半導体素子1とが図6に示す
ように接触し、リード3間が短絡されることがあった。 このため、従来のTABテープでは、半導体素子1とリ
ード3とをバンプ4を介して接合するときに、同時にリ
ード3を機械的に図7に示すように成形することにより
、或いは両者が接触すると思われる半導体素子1又はリ
ード3の部分に絶縁材を塗布することにより、リード3
と半導体素子1との接触を防止していた。
たとえば半導体素子の多ピン化、電極ピッチの縮小化に
対応できる等の優れた特色を持っている。図6及び図7
は従来のTABテープについて説明するための概略部分
側面図である。TABテープは、リード3が極めて薄い
箔状に形成されたものであるため、たとえばILB(I
nner Lead Bonding)の際に、リード
3が変形して、リード3と半導体素子1とが図6に示す
ように接触し、リード3間が短絡されることがあった。 このため、従来のTABテープでは、半導体素子1とリ
ード3とをバンプ4を介して接合するときに、同時にリ
ード3を機械的に図7に示すように成形することにより
、或いは両者が接触すると思われる半導体素子1又はリ
ード3の部分に絶縁材を塗布することにより、リード3
と半導体素子1との接触を防止していた。
【0003】
【発明が解決しようとする課題】しかしながら、前者の
リード3を機械的に成形する方法では、リードを成形す
る際にリードを損傷してしまうという問題があり、また
後者の絶縁材を塗布する方法では、絶縁材を塗布するた
めに新たな工程が必要となり、コスト高になるだけでな
く、歩留りも悪くなるという問題がある。
リード3を機械的に成形する方法では、リードを成形す
る際にリードを損傷してしまうという問題があり、また
後者の絶縁材を塗布する方法では、絶縁材を塗布するた
めに新たな工程が必要となり、コスト高になるだけでな
く、歩留りも悪くなるという問題がある。
【0004】本発明は上記事情に基づいてなされたもの
であり、リードと半導体素子との接触によるリード間の
短絡を防止できるTABテープを提供することを目的と
するものである。
であり、リードと半導体素子との接触によるリード間の
短絡を防止できるTABテープを提供することを目的と
するものである。
【0005】
【課題を解決するための手段】前記の目的を達成するた
めの本発明は、ベースフィルムと、該ベースフィルムに
形成されたリードと、該リードとバンプを介して接合さ
れる半導体素子とを備えたTABテープにおいて、前記
半導体素子と前記リードとの間に前記ベースフィルムを
介在させるように構成したことを特徴とするものである
。また、前記半導体素子と対向する前記ベースフィルム
の四隅に切り欠部を形成し、前記半導体素子の四隅が前
記ベースフィルムと対向しないように構成することが望
ましい。
めの本発明は、ベースフィルムと、該ベースフィルムに
形成されたリードと、該リードとバンプを介して接合さ
れる半導体素子とを備えたTABテープにおいて、前記
半導体素子と前記リードとの間に前記ベースフィルムを
介在させるように構成したことを特徴とするものである
。また、前記半導体素子と対向する前記ベースフィルム
の四隅に切り欠部を形成し、前記半導体素子の四隅が前
記ベースフィルムと対向しないように構成することが望
ましい。
【0006】
【作用】本発明は前記の構成によって、半導体素子とリ
ードとの間にベースフィルムを介在させたことにより、
ベースフィルムが絶縁材の役割をするので、半導体素子
とリードとの接触に起因するリード間の短絡を防止する
とともに、リードの強度劣化を防止する。また、前記半
導体素子と対向する前記ベースフィルムの四隅に切り欠
部を形成し、前記半導体素子の四隅が前記ベースフィル
ムと対向しないように構成したことにより、半導体素子
の四隅がベースフィルムに接触しないので、半導体素子
とベースフィルムとの間に生ずるストレスを緩和するこ
とができる。
ードとの間にベースフィルムを介在させたことにより、
ベースフィルムが絶縁材の役割をするので、半導体素子
とリードとの接触に起因するリード間の短絡を防止する
とともに、リードの強度劣化を防止する。また、前記半
導体素子と対向する前記ベースフィルムの四隅に切り欠
部を形成し、前記半導体素子の四隅が前記ベースフィル
ムと対向しないように構成したことにより、半導体素子
の四隅がベースフィルムに接触しないので、半導体素子
とベースフィルムとの間に生ずるストレスを緩和するこ
とができる。
【0007】
【実施例】以下に図面を参照しつつ本発明の実施例につ
いて説明する。図1は本発明の一実施例であるTABテ
ープの概略部分側面図である。図1に示すTABテープ
は、ベースフィルム2と、ベースフィルム2に形成され
たリード3と、半導体素子1とからなり半導体素子1と
リード3とはバンプ4を介して接合されている。また、
半導体素子1とリード3との間には、図1に示すように
バンプ4の際までベースフィルム2が形成されている。 すなわち、本実施例では図1において半導体素子1の四
辺の端縁部の上部に、ベースフィルム2のデバイスホー
ル5の四辺に沿った端縁部が位置するようにデバイスホ
ール5を形成する。
いて説明する。図1は本発明の一実施例であるTABテ
ープの概略部分側面図である。図1に示すTABテープ
は、ベースフィルム2と、ベースフィルム2に形成され
たリード3と、半導体素子1とからなり半導体素子1と
リード3とはバンプ4を介して接合されている。また、
半導体素子1とリード3との間には、図1に示すように
バンプ4の際までベースフィルム2が形成されている。 すなわち、本実施例では図1において半導体素子1の四
辺の端縁部の上部に、ベースフィルム2のデバイスホー
ル5の四辺に沿った端縁部が位置するようにデバイスホ
ール5を形成する。
【0008】本実施例は上記の構成としたことにより、
半導体素子1とリード3との間にはベースフィルム2が
介在されているので、半導体素子1とリード3との接触
を防止し、両者の接触に起因するリード3間の短絡を防
ぐことができる。また、リード3自体には何の変形も加
えられないので、リード3が損傷される心配もない。更
に、本実施例は、ベースフィルム2の形成過程において
、デバイスホース5の形状を従来のものに比べて、若干
小さく形成するだけ実現することができ、特別の工程や
装置は不要ある。このため、本実施例のTABテープは
従来のものに比べて低コストで、しかも容易に実現する
ことができる。
半導体素子1とリード3との間にはベースフィルム2が
介在されているので、半導体素子1とリード3との接触
を防止し、両者の接触に起因するリード3間の短絡を防
ぐことができる。また、リード3自体には何の変形も加
えられないので、リード3が損傷される心配もない。更
に、本実施例は、ベースフィルム2の形成過程において
、デバイスホース5の形状を従来のものに比べて、若干
小さく形成するだけ実現することができ、特別の工程や
装置は不要ある。このため、本実施例のTABテープは
従来のものに比べて低コストで、しかも容易に実現する
ことができる。
【0009】図2及び図3は本実施例の変形例を示す図
である。上記の実施例では、半導体素子1とリード3と
の間隔(パンプ4の大きさ)に対して、ベースフィルム
2の厚みが同じであるか、又はベースフィルム2の厚み
の方が小さい場合には問題ないが、逆にその間隔よりも
ベースフィルム2の厚みの方が大きい場合には、そのま
まで、半導体素子1とリード3とを接合すると、リード
3に余計なストレスがかかり、リード3が断線する虞れ
がある。そこで、半導体素子1とリード3との間隔より
もベースフィルム2の厚みの方が大きい場合には、図2
に示すようにベースフィルム2のデバイスホール5側の
端縁部を傾斜して形成し、該傾斜した端縁部が半導体素
子1の端縁部上に位置するようにベースフィルム2を形
成する。或いは図3に示すようにベースフィルム2のデ
バイスホール5側の端縁部に段差を形成し、その段差を
形成した端縁部が半導体素子1の端縁部上に位置するよ
うにベースフィルム2を形成する。図2又は図3に示す
ようにリード3を形成することにより、ベースフィルム
2の厚みが半導体素子1とリード3との間隔よりも大き
い場合でも、リード3の断線やストレスを生じさせるこ
となく、半導体素子1とリード3との間にベースフィル
ム2を介在させて両者を接合することができ、したがっ
てかかる場合においても両者の接合が容易になり、また
高信頼性も向上する。
である。上記の実施例では、半導体素子1とリード3と
の間隔(パンプ4の大きさ)に対して、ベースフィルム
2の厚みが同じであるか、又はベースフィルム2の厚み
の方が小さい場合には問題ないが、逆にその間隔よりも
ベースフィルム2の厚みの方が大きい場合には、そのま
まで、半導体素子1とリード3とを接合すると、リード
3に余計なストレスがかかり、リード3が断線する虞れ
がある。そこで、半導体素子1とリード3との間隔より
もベースフィルム2の厚みの方が大きい場合には、図2
に示すようにベースフィルム2のデバイスホール5側の
端縁部を傾斜して形成し、該傾斜した端縁部が半導体素
子1の端縁部上に位置するようにベースフィルム2を形
成する。或いは図3に示すようにベースフィルム2のデ
バイスホール5側の端縁部に段差を形成し、その段差を
形成した端縁部が半導体素子1の端縁部上に位置するよ
うにベースフィルム2を形成する。図2又は図3に示す
ようにリード3を形成することにより、ベースフィルム
2の厚みが半導体素子1とリード3との間隔よりも大き
い場合でも、リード3の断線やストレスを生じさせるこ
となく、半導体素子1とリード3との間にベースフィル
ム2を介在させて両者を接合することができ、したがっ
てかかる場合においても両者の接合が容易になり、また
高信頼性も向上する。
【0010】図4は本実施例であるTABテープのデバ
イスホールの一角を示す概略部分平面図であり、図5は
その概略部分側面図である。図4及び図5に示すように
TABテープのデバイスホール5の四隅に切り欠部6を
形成することにより、半導体素子1とベースフィルム2
との不要な接触を防止することができる。したがって、
たとえ半導体素子1とベースフィルム2とが当接する場
合でも、両者の四隅に生ずるストレスを緩和することが
できる。
イスホールの一角を示す概略部分平面図であり、図5は
その概略部分側面図である。図4及び図5に示すように
TABテープのデバイスホール5の四隅に切り欠部6を
形成することにより、半導体素子1とベースフィルム2
との不要な接触を防止することができる。したがって、
たとえ半導体素子1とベースフィルム2とが当接する場
合でも、両者の四隅に生ずるストレスを緩和することが
できる。
【0011】なお、上記の実施例では、ベースフィルム
2の四隅に切り欠部6を形成した場合について説明した
が、本発明はこれに限定されるものではなく、半導体素
子1の四隅に、切り欠部又は凹部を形成することにより
、半導体素子の四隅がベースフィルムと当接するのを防
止するようにしてもよい。
2の四隅に切り欠部6を形成した場合について説明した
が、本発明はこれに限定されるものではなく、半導体素
子1の四隅に、切り欠部又は凹部を形成することにより
、半導体素子の四隅がベースフィルムと当接するのを防
止するようにしてもよい。
【0012】
【発明の効果】以上説明したように本発明によれば、半
導体素子とリードとの間にベースフィルムを介在させた
ことにより、半導体素子とリードとの接触を防止するこ
とができるので、従来のTABテープに比べて信頼性と
作業性の向上を図ることができ、しかも廉価なTABテ
ープを提供することができる。
導体素子とリードとの間にベースフィルムを介在させた
ことにより、半導体素子とリードとの接触を防止するこ
とができるので、従来のTABテープに比べて信頼性と
作業性の向上を図ることができ、しかも廉価なTABテ
ープを提供することができる。
【図1】本発明の一実施例であるTABテープの概略部
分側面図である。
分側面図である。
【図2】本発明の一実施例であるTABテープの変形例
を示す図である。
を示す図である。
【図3】本発明の一実施例であるTABテープの他の変
形例を示す図である。
形例を示す図である。
【図4】本実施例であるTABテープのデバイスホール
の一角を示す概略部分平面図である。
の一角を示す概略部分平面図である。
【図5】本実施例であるTABテープのデバイスホール
の一角を示す概略部分側面図である。
の一角を示す概略部分側面図である。
【図6】従来のTABテープにおいてリードと半導体素
子との接触を示した概略部分側面図である。
子との接触を示した概略部分側面図である。
【図7】従来のTABテープにおいてリードを機械的に
成形した状態を示す図である。
成形した状態を示す図である。
1 半導体素子
2 ベースフィルム
3 リード
4 バンプ
5 デバイスホール
6 切り欠部
Claims (2)
- 【請求項1】 ベースフィルムと、該ベースフィルム
に形成されたリードと、該リードとバンプを介して接合
される半導体素子とを備えたTABテープにおいて、前
記半導体素子と前記リードとの間に前記ベースフィルム
を介在させるように構成したことを特徴とするTABテ
ープ。 - 【請求項2】 前記半導体素子と対向する前記ベース
フィルムの四隅に切り欠部を形成し、前記半導体素子の
四隅は前記ベースフィルムと対向しないように構成した
ことを特徴とする請求項1記載のTABテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193191A JPH04245657A (ja) | 1991-01-31 | 1991-01-31 | Tabテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193191A JPH04245657A (ja) | 1991-01-31 | 1991-01-31 | Tabテープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245657A true JPH04245657A (ja) | 1992-09-02 |
Family
ID=12344721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193191A Withdrawn JPH04245657A (ja) | 1991-01-31 | 1991-01-31 | Tabテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245657A (ja) |
-
1991
- 1991-01-31 JP JP3193191A patent/JPH04245657A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110898A (ja) | 半導体装置 | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| KR20010013562A (ko) | 수지성형형 반도체 장치 및 그 제조방법 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JPH05206314A (ja) | 半導体装置 | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH04245657A (ja) | Tabテープ | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JP3286196B2 (ja) | 複数のicチップを備えた密封型半導体装置の構造 | |
| JP2546431B2 (ja) | フィルムキャリアテープ | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH0661404A (ja) | 半導体装置 | |
| US6720645B2 (en) | Semiconductor device | |
| JPH0430441A (ja) | 半導体装置 | |
| JP2504969Y2 (ja) | 半導体の実装構造 | |
| JPH10229104A (ja) | 半導体装置およびその製造に用いるテープキャリヤ | |
| JP2811888B2 (ja) | キャリアフィルム及びその製造方法並びに半導体装置 | |
| JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPH01217933A (ja) | テープキャリア | |
| JPS63289942A (ja) | 半導体素子の実装用基板 | |
| JPH04324948A (ja) | ボンディング方法 | |
| JP2001230368A (ja) | 集積回路のパッケージ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |