JPH0424667B2 - - Google Patents
Info
- Publication number
- JPH0424667B2 JPH0424667B2 JP60288933A JP28893385A JPH0424667B2 JP H0424667 B2 JPH0424667 B2 JP H0424667B2 JP 60288933 A JP60288933 A JP 60288933A JP 28893385 A JP28893385 A JP 28893385A JP H0424667 B2 JPH0424667 B2 JP H0424667B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- circuit
- oscillation
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 36
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 15
- 230000001960 triggered effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はゲート論理回路などの被測定デバイ
スに入力パルスを与えた時に、出力パルスのパル
ス幅が入力パルス幅に対し変化する場合における
その出力パルス幅を測定するパルス幅測定器に関
する。
スに入力パルスを与えた時に、出力パルスのパル
ス幅が入力パルス幅に対し変化する場合における
その出力パルス幅を測定するパルス幅測定器に関
する。
「従来の技術」
従来のこの種のパルス幅測定器は第７図に示す
ように、入力パルス１１を駆動回路１２を通じて
ゲート論理回路などの被測定デバイス１３へ入力
し、その被測定デバイス１３の出力パルスをＤ形
フリツプフロツプ１４のデータ端子Ｄへ供給し、
そのフリツプフロツプ１４のクロツク端子CKに
ストローブパルスを入力し、そのストローブパル
スの位相を順次変化し、フリツプフロツプ１４の
Ｑ出力が最初に反転した点と、次に反転した点と
のストローブパルスの位相差から、被測定デバイ
ス１３の出力パルス幅を測定していた。
ように、入力パルス１１を駆動回路１２を通じて
ゲート論理回路などの被測定デバイス１３へ入力
し、その被測定デバイス１３の出力パルスをＤ形
フリツプフロツプ１４のデータ端子Ｄへ供給し、
そのフリツプフロツプ１４のクロツク端子CKに
ストローブパルスを入力し、そのストローブパル
スの位相を順次変化し、フリツプフロツプ１４の
Ｑ出力が最初に反転した点と、次に反転した点と
のストローブパルスの位相差から、被測定デバイ
ス１３の出力パルス幅を測定していた。
「この発明が解決しようとする問題点」
この従来のパルス幅測定器においては、駆動回
路１２より被測定デバイス１３へ入力するパルス
幅の精度、フリツプフロツプ１４に入力するスト
ローブパルスの位相設定分解能、直線性などの誤
差要因が大きく、得られるパルス幅測定精度に限
界があつた。
路１２より被測定デバイス１３へ入力するパルス
幅の精度、フリツプフロツプ１４に入力するスト
ローブパルスの位相設定分解能、直線性などの誤
差要因が大きく、得られるパルス幅測定精度に限
界があつた。
「問題点を解決するための手段」
この発明によればエツジトリガ単安定マルチバ
イブレータの出力パルスが被測定デバイスへ供給
され、その被測定デバイスの出力パルスの立上り
と同期した前縁をもつパルスと、立下りと同期し
た前縁をもつパルスとを立上り立下り選択回路で
選択して上記単安定マルチバイブレータへトリガ
パルスとして与え発振ループを構成する。その立
上りと同期したパルスによる発振周期と、立下り
と同期したパルスによる発振周期とを周期測定器
で測定し、その各測定値の差を演算して測定パル
ス幅を得る。
イブレータの出力パルスが被測定デバイスへ供給
され、その被測定デバイスの出力パルスの立上り
と同期した前縁をもつパルスと、立下りと同期し
た前縁をもつパルスとを立上り立下り選択回路で
選択して上記単安定マルチバイブレータへトリガ
パルスとして与え発振ループを構成する。その立
上りと同期したパルスによる発振周期と、立下り
と同期したパルスによる発振周期とを周期測定器
で測定し、その各測定値の差を演算して測定パル
ス幅を得る。
「実施例」
第１図はこの発明によるパルス幅測定器の原理
を示す。エツジトリガ単安定マルチバイブレータ
１５の出力パルスが被測定デバイス１３へ供給さ
れ、被測定デバイス１３の出力は立上り立下り選
択回路としての排他的論理和回路１６の一方の入
力側へ供給され、排他的論理和回路１６の出力は
単安定マルチバイブレータ１５のトリガパルスと
して供給される。排他的論理和回路１６の他方の
入力側には端子１７から選択信号が入力される。
を示す。エツジトリガ単安定マルチバイブレータ
１５の出力パルスが被測定デバイス１３へ供給さ
れ、被測定デバイス１３の出力は立上り立下り選
択回路としての排他的論理和回路１６の一方の入
力側へ供給され、排他的論理和回路１６の出力は
単安定マルチバイブレータ１５のトリガパルスと
して供給される。排他的論理和回路１６の他方の
入力側には端子１７から選択信号が入力される。
この構成において端子１７の選択信号を低レベ
ルにすると、被測定デバイス１３の出力パルスは
排他的論理和回路１６をそのまま通過する。よつ
てその通過パルスの前縁で単安定マルチバイブレ
ータ１５がトリガされる。従つて単安定マルチバ
イブレータ１５に対し、一度トリガを与えると被
測定デバイス１３の出力パルスの前縁で単安定マ
ルチバイブレータ１５がトリガされることが繰返
され、出力パルスの立上りと同期したパルスの発
振ループが構成される。
ルにすると、被測定デバイス１３の出力パルスは
排他的論理和回路１６をそのまま通過する。よつ
てその通過パルスの前縁で単安定マルチバイブレ
ータ１５がトリガされる。従つて単安定マルチバ
イブレータ１５に対し、一度トリガを与えると被
測定デバイス１３の出力パルスの前縁で単安定マ
ルチバイブレータ１５がトリガされることが繰返
され、出力パルスの立上りと同期したパルスの発
振ループが構成される。
端子１７の選択信号を高レベルにすると、被測
定デバイス１３の出力パルスは排他的論理和回路
１６で極性が反転されるため、被測定デバイス１
３の出力パルスの立下りと同期したパルスの発振
ループが構成される。これら立上りと同期したパ
ルスの発振周期と、立下りと同期したパルスの発
振周期とがそれぞれ周期測定器１８で測定され、
その両測定周期の差が求まる出力パルスの幅とな
る。
定デバイス１３の出力パルスは排他的論理和回路
１６で極性が反転されるため、被測定デバイス１
３の出力パルスの立下りと同期したパルスの発振
ループが構成される。これら立上りと同期したパ
ルスの発振周期と、立下りと同期したパルスの発
振周期とがそれぞれ周期測定器１８で測定され、
その両測定周期の差が求まる出力パルスの幅とな
る。
第２図はこの発明の実施例を示す。端子２１か
ら起動パルスをオア回路２２を通じて単安定マル
チバイブレータ１５へ供給するように構成され
る。この単安定マルチバイブレータ１５の出力は
被測定デバイス１３へ供給される。この例では被
測定デバイス１３を通じる発振ループとこれを通
じない発振ループとを切替え構成できるようにし
た場合で、データセレクタ２３により被測定デバ
イス１３の出力と単安定マルチバイブレータ１５
の出力との一方を選択して出力するようにされ
る。そのデータセレクタ２３に対する制御信号は
端子２４よりデータセレクタ２３に与える。
ら起動パルスをオア回路２２を通じて単安定マル
チバイブレータ１５へ供給するように構成され
る。この単安定マルチバイブレータ１５の出力は
被測定デバイス１３へ供給される。この例では被
測定デバイス１３を通じる発振ループとこれを通
じない発振ループとを切替え構成できるようにし
た場合で、データセレクタ２３により被測定デバ
イス１３の出力と単安定マルチバイブレータ１５
の出力との一方を選択して出力するようにされ
る。そのデータセレクタ２３に対する制御信号は
端子２４よりデータセレクタ２３に与える。
データセレクタ２３の出力は立上り立下り選択
回路２５へ供給される。立上り立下り選択回路２
５内においてその入力パルスはパルス幅拡大回路
２６によりパルス幅が拡大される場合である。つ
まりデータセレクタ２３の出力はオア回路２７へ
直接供給されると共に遅延回路２８を通じてオア
回路２７へ供給される。遅延回路２８はその入力
パルス幅よりは短かい遅延量をもつ、従つてオア
回路２７の出力は遅延回路２８の遅延量だけパル
ス幅が拡大されたものとなる。
回路２５へ供給される。立上り立下り選択回路２
５内においてその入力パルスはパルス幅拡大回路
２６によりパルス幅が拡大される場合である。つ
まりデータセレクタ２３の出力はオア回路２７へ
直接供給されると共に遅延回路２８を通じてオア
回路２７へ供給される。遅延回路２８はその入力
パルス幅よりは短かい遅延量をもつ、従つてオア
回路２７の出力は遅延回路２８の遅延量だけパル
ス幅が拡大されたものとなる。
オア回路２７の出力とその反転出力とはアンド
回路３１，３２へそれぞれ供給される。端子１７
の選択信号が直接アンド回路３１へ供給されると
共に反転回路３３を通じてアンド回路３２へ供給
される。アンド回路３１の出力は、遅延回路２８
の遅延量と等しい遅延量の遅延回路３４を通じて
オア回路３５へ供給され、アンド回路３２の出力
は直接オア回路３５へ供給される。
回路３１，３２へそれぞれ供給される。端子１７
の選択信号が直接アンド回路３１へ供給されると
共に反転回路３３を通じてアンド回路３２へ供給
される。アンド回路３１の出力は、遅延回路２８
の遅延量と等しい遅延量の遅延回路３４を通じて
オア回路３５へ供給され、アンド回路３２の出力
は直接オア回路３５へ供給される。
オア回路３５の出力、つまり立上り立下り選択
回路２５の出力はゲート３６を通じてオア回路２
２へ供給される。ゲート３６には端子３７を通じ
て発振ループ遮断信号が供給される。立上り立下
り選択回路２５の出力は周期測定器１８へも供給
される。
回路２５の出力はゲート３６を通じてオア回路２
２へ供給される。ゲート３６には端子３７を通じ
て発振ループ遮断信号が供給される。立上り立下
り選択回路２５の出力は周期測定器１８へも供給
される。
第２図の構成において電源スイツチをオンにす
ると、例えば第３図Ａに示すように立上り立下り
選択回路２５の出力側にパルスfpが発生すること
があり、このパルスがゲート３６を通じ、更にオ
ア回路２２を通じて単安定マルチバイブレータ１
５をトリガすると、寄生発振が生じる。従つて第
３図Ｂに示すように電源スイツチを投入してから
前記寄生発振の周期よりも長い期間は、端子３７
に発振ループ遮断信号を低レベルで与えて、ゲー
ト３６を閉じ、発振ループを遮断する。その後、
第３図Ｃに示すように端子２１に、例えば発振ル
ープ遮断信号の後縁でトリガされる起動パルスを
与える。この起動パルスにより単安定マルチバイ
ブレータ１５、被測定データセレクタ１３を含む
ループにパルス発振が発生する。
ると、例えば第３図Ａに示すように立上り立下り
選択回路２５の出力側にパルスfpが発生すること
があり、このパルスがゲート３６を通じ、更にオ
ア回路２２を通じて単安定マルチバイブレータ１
５をトリガすると、寄生発振が生じる。従つて第
３図Ｂに示すように電源スイツチを投入してから
前記寄生発振の周期よりも長い期間は、端子３７
に発振ループ遮断信号を低レベルで与えて、ゲー
ト３６を閉じ、発振ループを遮断する。その後、
第３図Ｃに示すように端子２１に、例えば発振ル
ープ遮断信号の後縁でトリガされる起動パルスを
与える。この起動パルスにより単安定マルチバイ
ブレータ１５、被測定データセレクタ１３を含む
ループにパルス発振が発生する。
また端子１７の選択信号を高レベルにしておく
と、被測定デバイス１３の出力パルスの立上りと
同期したパルスで発振が発生する。すなわち端子
２１からの第４図Ａに示す起動パルスにより単安
定マルチバイブレータ１５がトリガされ、その出
力に第４図Ｂに示すパルスが得られ、これが被測
定デバイス１３に入力され、その出力パルスは例
えば第４図Ｃに示すようになる。データセレクタ
２３は被測定デバイス１３の出力パルスを選択す
るように端子２４に制御信号が与えられているも
のとする。従つて被測定デバイス１３の出力パル
スがパルス幅拡大回路２６へ供給され、その出力
に第４図Ｄに示すようにパルス幅が大とされたパ
ルスが得られ、その出力はアンド回路３１を通
じ、更に遅延回路３４を通じて第４図Ｅに示す遅
延パルスとなり、これはオア回路３５を通じ第４
図Ｆに示すパルスとしてゲート３６へ供給され、
これよりオア回路２２を通じて単安定マルチバイ
ブレータ１５がトリガされる。従つて再び同様の
ことが繰返され、パルス発振状態となる。これは
被測定デバイス１３の出力パルスの立上りと同期
したパルスの発振であり、この発振周期T1が周
期測定器１８で測定される。
と、被測定デバイス１３の出力パルスの立上りと
同期したパルスで発振が発生する。すなわち端子
２１からの第４図Ａに示す起動パルスにより単安
定マルチバイブレータ１５がトリガされ、その出
力に第４図Ｂに示すパルスが得られ、これが被測
定デバイス１３に入力され、その出力パルスは例
えば第４図Ｃに示すようになる。データセレクタ
２３は被測定デバイス１３の出力パルスを選択す
るように端子２４に制御信号が与えられているも
のとする。従つて被測定デバイス１３の出力パル
スがパルス幅拡大回路２６へ供給され、その出力
に第４図Ｄに示すようにパルス幅が大とされたパ
ルスが得られ、その出力はアンド回路３１を通
じ、更に遅延回路３４を通じて第４図Ｅに示す遅
延パルスとなり、これはオア回路３５を通じ第４
図Ｆに示すパルスとしてゲート３６へ供給され、
これよりオア回路２２を通じて単安定マルチバイ
ブレータ１５がトリガされる。従つて再び同様の
ことが繰返され、パルス発振状態となる。これは
被測定デバイス１３の出力パルスの立上りと同期
したパルスの発振であり、この発振周期T1が周
期測定器１８で測定される。
次に端子１７の選択信号を低レベルにし、端子
２１に第５図Ａに示すように起動パルスを与える
と、同様にして単安定マルチバイブレータ１５か
ら第５図Ｂに示す出力が得られ、被測定デバイス
１３の出力パルスは第５図Ｃに示すようになり、
この出力パルスはデータセレクタ２３を通じてパ
ルス幅拡大回路２６へ供給され、その反転出力は
第５図Ｇに示すようになり、この反転出力はアン
ド回路３２を通じ第５図Ｈに示すようなパルスと
なり、更にオア回路３５を通じて第５図Ｉに示す
パルスとなつてゲート３６へ帰還される。従つて
被測定デバイス１３の立下りと同期したパルスの
発振状態となり、その発振周期T2が周波数測定
器１８で測定される。
２１に第５図Ａに示すように起動パルスを与える
と、同様にして単安定マルチバイブレータ１５か
ら第５図Ｂに示す出力が得られ、被測定デバイス
１３の出力パルスは第５図Ｃに示すようになり、
この出力パルスはデータセレクタ２３を通じてパ
ルス幅拡大回路２６へ供給され、その反転出力は
第５図Ｇに示すようになり、この反転出力はアン
ド回路３２を通じ第５図Ｈに示すようなパルスと
なり、更にオア回路３５を通じて第５図Ｉに示す
パルスとなつてゲート３６へ帰還される。従つて
被測定デバイス１３の立下りと同期したパルスの
発振状態となり、その発振周期T2が周波数測定
器１８で測定される。
第４図、第５図に示すように、単安定マルチバ
イブレータ１５の出力の立上りが被測定パルス１
３で遅延される量をτ1、パルス幅拡大回路２６の
遅延量をτ2、アンド回路３１，３２の各遅延量を
τ3、遅延回路２８及び３４の各遅延量をτ4、オア
回路３５の遅延量をτ5、ゲート３６及びオア回路
２２による遅延量をτ6、被測定デバイス１３の出
力パルス幅を△Ｔとすると、周期T1は T1＝τ1＋τ2＋τ3＋τ4＋τ5＋τ6 となり、周期T2は T2＝τ1＋τ2＋τ3＋τ5＋τ4＋△Ｔ＋τ6 となる。従つて周期T2と周期T1との差を演算回
路３８で演算すると、 T2−T1＝△Ｔ となり、出力パルスの幅△Ｔが得られ、その幅△
Ｔは表示器３９に表示される。
イブレータ１５の出力の立上りが被測定パルス１
３で遅延される量をτ1、パルス幅拡大回路２６の
遅延量をτ2、アンド回路３１，３２の各遅延量を
τ3、遅延回路２８及び３４の各遅延量をτ4、オア
回路３５の遅延量をτ5、ゲート３６及びオア回路
２２による遅延量をτ6、被測定デバイス１３の出
力パルス幅を△Ｔとすると、周期T1は T1＝τ1＋τ2＋τ3＋τ4＋τ5＋τ6 となり、周期T2は T2＝τ1＋τ2＋τ3＋τ5＋τ4＋△Ｔ＋τ6 となる。従つて周期T2と周期T1との差を演算回
路３８で演算すると、 T2−T1＝△Ｔ となり、出力パルスの幅△Ｔが得られ、その幅△
Ｔは表示器３９に表示される。
端子２４に与える制御信号によりデータセレク
タ２３から単安定マルチバイブレータ１５の出力
パルスを選択するようにし、端子１７の選択信号
を高レベルと低レベルとに切替え、それぞれの場
合のパルス発振周期を測定し、その差を求めるこ
とにより単安定マルチバイブレータ１５の出力パ
ルス幅を測定することができる。
タ２３から単安定マルチバイブレータ１５の出力
パルスを選択するようにし、端子１７の選択信号
を高レベルと低レベルとに切替え、それぞれの場
合のパルス発振周期を測定し、その差を求めるこ
とにより単安定マルチバイブレータ１５の出力パ
ルス幅を測定することができる。
更に端子１７を高レベルにした状態でデータセ
レクタ２３から被測定デバイス１３の出力パルス
を選択した場合と、単安定マルチバイブレータ１
５の出力パルスを選択した場合との各パルス発振
周期を求め、その差を演算することにより被測定
デバイス１３の立上りの遅延量τ1（第４図）を測
定することができる。
レクタ２３から被測定デバイス１３の出力パルス
を選択した場合と、単安定マルチバイブレータ１
５の出力パルスを選択した場合との各パルス発振
周期を求め、その差を演算することにより被測定
デバイス１３の立上りの遅延量τ1（第４図）を測
定することができる。
同様に端子１７を低レベル状態とし、データセ
レクタ２３から被測定デバイス１３の出力パルス
を選択した場合及び単安定マルチバイブレータ１
５の出力パルスを選択した場合のそれぞれのパル
ス発振周期を求め、その差を演算することにより
被測定デバイス１３の立下りの遅延量τ7（第４図）
を測定することができる。
レクタ２３から被測定デバイス１３の出力パルス
を選択した場合及び単安定マルチバイブレータ１
５の出力パルスを選択した場合のそれぞれのパル
ス発振周期を求め、その差を演算することにより
被測定デバイス１３の立下りの遅延量τ7（第４図）
を測定することができる。
被測定デバイス１３の出力パルス幅が狭いと、
このパルスが単安定マルチバイブレータ１５に帰
還される通路において、そのパルスが正しく伝達
されなくなるおそれがあり、そのようなことがな
いためにパルス幅拡大回路２６を用いている。従
つて出力パルス幅△Ｔが十分広ければ、パルス幅
拡大回路２６は省略し、これに応じて遅延回路３
６も省略することができる。遅延回路２８の遅延
量は出力パルス幅△Ｔよりも大とすることができ
ないため、パルス幅を十分広くするためには例え
ば第６図に示すように必要に応じて更に遅延回路
４１，４２を設ければよい。遅延回路３４を省略
してその遅延量をT2−T1から引算してもよい。
このパルスが単安定マルチバイブレータ１５に帰
還される通路において、そのパルスが正しく伝達
されなくなるおそれがあり、そのようなことがな
いためにパルス幅拡大回路２６を用いている。従
つて出力パルス幅△Ｔが十分広ければ、パルス幅
拡大回路２６は省略し、これに応じて遅延回路３
６も省略することができる。遅延回路２８の遅延
量は出力パルス幅△Ｔよりも大とすることができ
ないため、パルス幅を十分広くするためには例え
ば第６図に示すように必要に応じて更に遅延回路
４１，４２を設ければよい。遅延回路３４を省略
してその遅延量をT2−T1から引算してもよい。
「発明の効果」
以上述べたようにこの発明のパルス幅測定器に
よれば出力パルスの立上りと同期したパルスによ
るパルス発振と、出力パルスの立下りと同期した
パルスによるパルス発振とをそれぞれ同一発振ル
ープで切替え発生させ、その各パルス発振の周期
を測定し、その差でパルス幅を測定するものであ
り、周期測定は高い精度で行うことができるた
め、高い精度のパルス幅測定が可能である。従つ
て出力パルス幅の変動を高分解能、かつ高精度で
測定することもできる。
よれば出力パルスの立上りと同期したパルスによ
るパルス発振と、出力パルスの立下りと同期した
パルスによるパルス発振とをそれぞれ同一発振ル
ープで切替え発生させ、その各パルス発振の周期
を測定し、その差でパルス幅を測定するものであ
り、周期測定は高い精度で行うことができるた
め、高い精度のパルス幅測定が可能である。従つ
て出力パルス幅の変動を高分解能、かつ高精度で
測定することもできる。
第１図はこの発明の原理を示すブロツク図、第
２図はこの発明の実施例を示す論理回路図、第３
図は第２図に示した実施例における寄生発振の停
止を説明するためのタイムチヤート、第４図は第
２図の実施例における立上りパルスによるパルス
発振状態の各部の波形を示すタイムチヤート、第
５図は第２図の実施例における立下りパルスによ
るパルス発振状態の各部の波形を示すタイムチヤ
ート、第６図はパルス幅拡大回路２６の他の例を
示す図、第７図は従来のパルス幅測定器を示すブ
ロツク図である。 １３……被測定デバイス、１５……単安定マル
チバイブレータ、１７……立上り立下り選択端
子、１８……周期測定器、２５……立上り立下り
選択回路。
２図はこの発明の実施例を示す論理回路図、第３
図は第２図に示した実施例における寄生発振の停
止を説明するためのタイムチヤート、第４図は第
２図の実施例における立上りパルスによるパルス
発振状態の各部の波形を示すタイムチヤート、第
５図は第２図の実施例における立下りパルスによ
るパルス発振状態の各部の波形を示すタイムチヤ
ート、第６図はパルス幅拡大回路２６の他の例を
示す図、第７図は従来のパルス幅測定器を示すブ
ロツク図である。 １３……被測定デバイス、１５……単安定マル
チバイブレータ、１７……立上り立下り選択端
子、１８……周期測定器、２５……立上り立下り
選択回路。
Claims (1)
- 【特許請求の範囲】 １ 出力パルスを被測定デバイスヘパルス入力と
して供給するエツジトリガ単安定マルチバイブレ
ータと、 上記被測定デバイスの出力パルスが入力され、
その立上りと同期した前縁をもつパルスと、立下
りと同期した前縁をもつパルスとを選択して取出
し、上記単安定マルチバイブレータにトリガパル
スとして与えてパルス発振ループを構成する立上
り立下り選択回路と、 上記パルス発振ループにおける発振周期を測定
する周期測定器と、 上記立上りと同期したパルス発振の周期と、立
下りと同期したパルス発振の周期との各測定値の
差を測定パルス幅とする演算手段とを具備するパ
ルス幅測定器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288933A JPS62147371A (ja) | 1985-12-20 | 1985-12-20 | パルス幅測定器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288933A JPS62147371A (ja) | 1985-12-20 | 1985-12-20 | パルス幅測定器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147371A JPS62147371A (ja) | 1987-07-01 |
| JPH0424667B2 true JPH0424667B2 (ja) | 1992-04-27 |
Family
ID=17736689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288933A Granted JPS62147371A (ja) | 1985-12-20 | 1985-12-20 | パルス幅測定器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147371A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4729251B2 (ja) * | 2003-11-28 | 2011-07-20 | 株式会社アドバンテスト | 高周波遅延回路、及び試験装置 |
| KR101179748B1 (ko) * | 2004-01-20 | 2012-09-04 | 주식회사 아도반테스토 | 펄스폭 조정 회로, 펄스폭 조정 방법, 및 반도체 시험 장치 |
| JP4846215B2 (ja) * | 2004-08-27 | 2011-12-28 | 株式会社アドバンテスト | パルス発生器、タイミング発生器、及びパルス幅調整方法 |
| JP2007235908A (ja) * | 2006-02-02 | 2007-09-13 | Sharp Corp | リング発振回路、遅延時間測定回路、テスト回路、クロック発生回路、イメージセンサ、パルス発生回路、半導体集積回路、及び、そのテスト方法 |
| US20110169501A1 (en) * | 2008-09-24 | 2011-07-14 | Advantest Corporation | Delay circuit |
| US9147620B2 (en) * | 2012-03-28 | 2015-09-29 | Teradyne, Inc. | Edge triggered calibration |
| CN114264941B (zh) * | 2021-11-01 | 2024-03-26 | 南方电网数字电网研究院有限公司 | 重合闸导前时间确定方法、装置和继电保护设备 |
-
1985
- 1985-12-20 JP JP60288933A patent/JPS62147371A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62147371A (ja) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| JP3410269B2 (ja) | 遅延時間測定方法 | |
| JPH0463345B2 (ja) | ||
| JP2653250B2 (ja) | 不安定状態回避回路および不安定状態を回避する方法 | |
| JPS62147371A (ja) | パルス幅測定器 | |
| JP3483437B2 (ja) | 半導体装置及びその試験方法 | |
| JPH0322949B2 (ja) | ||
| JPH0342810B2 (ja) | ||
| US4335596A (en) | Device for measuring the operation of a timepiece movement | |
| KR950006468A (ko) | 주기측정장치 | |
| JP2622845B2 (ja) | 遅延時間測定回路 | |
| JP2742642B2 (ja) | 発振同期型周波数等変化測定法及びその装置 | |
| JP4388149B2 (ja) | パルサのパルス幅測定装置 | |
| JP4004668B2 (ja) | データ処理回路 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| KR0128545B1 (ko) | 펄스폭 계산 및 재발생기 | |
| JP3505932B2 (ja) | 原点検出装置 | |
| JPH0548091Y2 (ja) | ||
| JP2655165B2 (ja) | 同期インバータの同期方法、同期信号発生回路および同期インバータ装置 | |
| RU2679930C1 (ru) | Прецизионный цифровой частотомер | |
| JP4105966B2 (ja) | 演算型連続周波数可変発振回路 | |
| JPH0259924B2 (ja) | ||
| JPH0147935B2 (ja) | ||
| JPH04194776A (ja) | 時間差測定回路 | |
| SU1013913A2 (ru) | Устройство дл контрол интерпол тора |