JPH04246824A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04246824A
JPH04246824A JP1181391A JP1181391A JPH04246824A JP H04246824 A JPH04246824 A JP H04246824A JP 1181391 A JP1181391 A JP 1181391A JP 1181391 A JP1181391 A JP 1181391A JP H04246824 A JPH04246824 A JP H04246824A
Authority
JP
Japan
Prior art keywords
diffusion layer
type diffusion
photoresist
high density
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1181391A
Other languages
English (en)
Inventor
Hiroshi Yoshida
宏 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1181391A priority Critical patent/JPH04246824A/ja
Publication of JPH04246824A publication Critical patent/JPH04246824A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト開口への金属の選択埋め込みに関
するものである。
【0002】
【従来の技術】半導体集積回路において、アスペクト比
の大きいコンタクト開口に金属を埋め込む方法として、
CVD法によりタングステン(W)などの高融点金属を
コンタクト開口に選択成長する方法が用いられている。
【0003】従来技術においてコンタクト開口に金属を
埋め込む方法について、図8〜図17を参照して説明す
る。
【0004】はじめに図8に示すように、P型シリコン
基板1に厚さ500Aの酸化膜2を成長し、フォトレジ
スト3を形成する。フォトレジスト3をマスクとして燐
を加速エネルギー150keV、注入量(ドース)4〜
6×1012cm−2イオン注入して燐イオン注入層4
を形成する。
【0005】つぎに図9に示すように、フォトレジスト
3を除去してから熱処理することにより、注入イオンが
活性化されると同時に押し込み拡散されてNウェル5が
形成される。
【0006】つぎに図10に示すように、フォトレジス
ト6をマスクとして砒素を加速エネルギー70keV、
注入量(ドース)5×1015cm−2イオン注入し、
砒素イオン注入層7を形成する。
【0007】つぎに図11に示すように、フォトレジス
ト6を除去し新たにフォトレジスト8をマスクとしてボ
ロンを加速エネルギー30keV、注入量(ドース)5
×1015cm−2イオン注入して、ボロンイオン注入
層9を形成する。
【0008】つぎに図12に示すように、フォトレジス
ト8を除去したのち熱処理することにより、注入イオン
が活性化されると同時に押し込み拡散されて高濃度N型
拡散層10および高濃度P型拡散層11が形成される。
【0009】つぎに図13に示すように、厚さ5000
Aの層間絶縁膜12を成長してからフォトレジスト13
を形成する。
【0010】つぎに図14に示すように、フォトレジス
ト13をマスクとして層間絶縁膜12および酸化膜2を
エッチングしてコンタクト孔14および15を形成する
【0011】つぎに図15に示すように、フォトレジス
ト13を除去してから厚さ300Aの酸化膜16を成長
し、フォトレジスト17をマスクとしてコンタクト孔1
4へ燐を加速エネルギー70keV、注入量(ドース)
5×1015cm−2イオン注入する。
【0012】つぎに図16に示すように、フォトレジス
ト17を除去してからフォトレジスト18をマスクとし
てコンタクト孔15へボロンを加速エネルギー50ke
V、注入量(ドース)3×1014cm−2イオン注入
する。
【0013】ここでコンタクト孔14および15への燐
およびボロンのイオン注入は、コンタクト抵抗低減のた
めに必要である。
【0014】つぎに図17に示すように、フォトレジス
ト18を除去してからウェットエッチングにより酸化膜
16を除去し、コンタクト孔14および15へ選択CV
D法によりタングステン19を成長してから、アルミ配
線20を形成して素子部が完成する。
【0015】
【発明が解決しようとする課題】従来技術による金属の
コンタクト開口への選択埋め込み工程においては、高濃
度P型拡散層のコンタクト開口にはP型不純物をイオン
注入し、高濃度N型拡散層のコンタクト開口にはN型不
純物をイオン注入しなければならない。そのため2回の
フォトレジスト工程が必要であった。
【0016】フォトレジスト工程は半導体デバイスの製
造工程の中で最も多くの工数を要するので、2回のフォ
トレジスト工程により大幅に工程数を増加させて製造コ
ストを増大させる。さらに工程数増加は歩留りの低下を
招くという問題があった。
【0017】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型の半導体層上に第1の絶縁膜を形成
する工程と、該第1の絶縁膜を選択エッチングして前記
半導体層に達する開口を形成する工程と、露出した前記
半導体層に前記半導体層を構成する元素イオンを注入す
る工程と、前記開口に選択的に金属を埋め込む工程とを
含むものである。
【0018】
【実施例】本発明の第1の実施例について、図1および
図2を参照して説明する。
【0019】はじめにコンタクト孔14および15を形
成する工程までは、従来技術(図8〜図14)と同様で
ある。
【0020】つぎに図1に示すように、全面にシリコン
を加速エネルギー50keV、注入量(ドース)5×1
013cm−2イオン注入する。シリコンをイオン注入
することによって、高濃度N型拡散層10および高濃度
P型拡散層11のシリコン原子が移動して損傷が生じる
【0021】つぎに図2に示すように、コンタクト孔1
4および15に選択的にタングステンを成長する。損傷
を受けた半導体層中では不純物の拡散が速いため、高濃
度N型拡散層10および高濃度P型拡散層11の表面で
タングステンが混在する。
【0022】こうしてシリコンのバンドギャップ中に局
在準位が生成されて電子の移動が容易になるため、従来
技術においてコンタクト開口に重ねてボロンおよび燐を
イオン注入した場合と同様にコンタクト抵抗が低減され
る。
【0023】つぎにアルミ配線20を形成して素子部が
完成する。
【0024】つぎに本発明の第2の実施例としてポリシ
リコン層上にコンタクト開口を形成する場合について、
図3〜図7を参照して説明する。
【0025】はじめに図3に示すように、P型シリコン
基板1に厚さ5000Aの酸化膜21を成長してから厚
さ2000Aのポリシリコン22を成長する。つぎに全
面に砒素を加速エネルギー70keV、注入量(ドース
)1×1016cm−2イオン注入してから熱処理する
【0026】つぎに図4に示すように、フォトレジスト
23をマスクとしてポリシリコン22をエッチングする
【0027】つぎに図5に示すように、フォトレジスト
23を除去してから厚さ1μmの層間絶縁膜12を成長
し、フォトレジスト24をマスクとしてエッチングして
コンタクト孔25を形成する。
【0028】つぎに図6に示すように、フォトレジスト
24を除去してから全面にシリコンを加速エネルギー5
0keV、注入量(ドース)5×1013cm−2イオ
ン注入する。
【0029】つぎに図7に示すように、コンタクト孔2
5にタングステン19を埋め込み、アルミ配線20を形
成して素子部が完成する。
【0030】
【発明の効果】本発明によりフォトレジストなどのマス
クを用いることなく、シリコンなどの半導体原子を高濃
度P型拡散層およびN型拡散層のコンタクト開口にイオ
ン注入することにより、コンタクト抵抗を低減すること
ができる。
【0031】従来技術において高濃度P型拡散層および
高濃度N型拡散層にボロンおよび燐をイオン注入するた
めに必要としていた2回のフォトレジスト工程が不要に
なる。
【0032】こうして工程数を大幅に削減して、製造コ
ストを低減することができる。また工程数を削減した結
果、歩留も向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す断面図である。
【図2】本発明の第1の実施例を示す断面図である。
【図3】本発明の第2の実施例を示す断面図である。
【図4】本発明の第2の実施例を示す断面図である。
【図5】本発明の第2の実施例を示す断面図である。
【図6】本発明の第2の実施例を示す断面図である。
【図7】本発明の第2の実施例を示す断面図である。
【図8】従来技術によるコンタクト開口への金属の選択
埋め込みを示す断面図である。
【図9】従来技術によるコンタクト開口への金属の選択
埋め込みを示す断面図である。
【図10】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図11】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図12】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図13】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図14】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図15】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図16】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【図17】従来技術によるコンタクト開口への金属の選
択埋め込みを示す断面図である。
【符号の説明】
1    P型シリコン基板 2    酸化膜 3    フォトレジスト 4    燐イオン注入層 5    Nウェル 6    フォトレジスト 7    砒素イオン注入層 8    フォトレジスト 9    ボロンイオン注入層 10    高濃度N型拡散層 11    高濃度P型拡散層 12    層間絶縁膜 13    フォトレジスト 14,15    コンタクト孔 16    酸化膜、 17,18    フォトレジスト 19    タングステン 20    アルミ配線 21    酸化膜 22    ポリシリコン 23,24    フォトレジスト 25    コンタクト孔

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  一導電型の半導体層上に第1の絶縁膜
    を形成する工程と、該第1の絶縁膜を選択エッチングし
    て前記半導体層に達する開口を形成する工程と、露出し
    た前記半導体層に前記半導体層を構成する元素イオンを
    注入する工程と、前記開口に選択的に金属を埋め込む工
    程とを含むことを特徴とする半導体装置の製造方法。
JP1181391A 1991-02-01 1991-02-01 半導体装置の製造方法 Pending JPH04246824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1181391A JPH04246824A (ja) 1991-02-01 1991-02-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1181391A JPH04246824A (ja) 1991-02-01 1991-02-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04246824A true JPH04246824A (ja) 1992-09-02

Family

ID=11788252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1181391A Pending JPH04246824A (ja) 1991-02-01 1991-02-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04246824A (ja)

Similar Documents

Publication Publication Date Title
EP0146895B1 (en) Method of manufacturing semiconductor device
JPH0697665B2 (ja) 集積回路構成体の製造方法
JPH0361337B2 (ja)
JPH05326542A (ja) 半導体装置及びその製造方法
US5028552A (en) Method of manufacturing insulated-gate type field effect transistor
JP3189872B2 (ja) 半導体デバイスの三重ウェル形成方法
US5185279A (en) Method of manufacturing insulated-gate type field effect transistor
JP2797798B2 (ja) 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法
JPH1126392A (ja) 半導体装置の製造方法
JPH09312397A (ja) 半導体装置およびその製造方法
JPH09223797A (ja) 半導体装置の製造方法
JP2781989B2 (ja) 半導体装置の製造方法
KR100929422B1 (ko) 반도체소자의 제조방법
JP3311082B2 (ja) 半導体装置の製造方法
JP2576664B2 (ja) Npnトランジスタの製造方法
JPH09139382A (ja) 半導体装置の製造方法
JPS6074663A (ja) 相補型半導体装置の製造方法
KR100261166B1 (ko) 반도체 소자의 제조 방법
JP3781472B2 (ja) 半導体装置の製造方法
JPH0316232A (ja) 電荷結合素子の製造方法
JP3317220B2 (ja) 半導体装置の製造方法
JP2644201B2 (ja) 半導体装置の製造方法
JP2925936B2 (ja) 半導体記憶装置の製造方法
KR100290876B1 (ko) 반도체 소자의 제조방법
JPH04346422A (ja) 半導体装置およびその製造方法