JPH0424889B2 - - Google Patents
Info
- Publication number
- JPH0424889B2 JPH0424889B2 JP57087476A JP8747682A JPH0424889B2 JP H0424889 B2 JPH0424889 B2 JP H0424889B2 JP 57087476 A JP57087476 A JP 57087476A JP 8747682 A JP8747682 A JP 8747682A JP H0424889 B2 JPH0424889 B2 JP H0424889B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- pulse
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、パルス信号制御回路、とくにデー
タ信号に対応した高周波パルスを含む増幅された
パルスデータ信号を得るパルス信号制御回路に関
する。
タ信号に対応した高周波パルスを含む増幅された
パルスデータ信号を得るパルス信号制御回路に関
する。
従来上記パルス信号制御回路としては、データ
入力信号と高周波パルス信号とから得られたパル
スデータ信号を増幅する方式が知られている。
入力信号と高周波パルス信号とから得られたパル
スデータ信号を増幅する方式が知られている。
まず従来方式についてその動作方式を図を用い
て説明し、それに伴なう欠点について述べる。第
１図および第２図は、従来方式を示す回路図およ
び波形図である。第１図において、ゲート１は、
第２図に示すデータ信号ａと高周波パルス信号ｂ
とからパルスデータ信号ｃを得るための論理回路
であり、増幅回路２はパルスデータ信号ｃを増幅
するための回路である。増幅回路２は、スイツチ
イングトランジスタ３、コレクタ抵抗５、バツフ
アトランジスタ４およびダイオード６を具備して
いる。スイツチイングトランジスタ３は、NPN
形トランジスタでそのエミツタはアース（GND）
に、コレクタはコレクタ抵抗５を介して電源＋Ｖ
に接続されている。バツフアトランジスタ４は、
NPN形トランジスタでそのコレクタは電源＋Ｖ
に接続され、ベース・エミツタ間にはバツフアダ
イオード６が接続され、さらにベースはスイツチ
イングトランジスタ３のコレクタに接続されてい
る。パルスデータ信号ｃは、スイツチイングトラ
ンジスタによつて電圧増幅され、さらにバツフア
トランジスタによつて電流増幅されて、出力Ｐに
パルスデータ信号ｃに対応した増幅されたパルス
データ信号ｄを生じる。
て説明し、それに伴なう欠点について述べる。第
１図および第２図は、従来方式を示す回路図およ
び波形図である。第１図において、ゲート１は、
第２図に示すデータ信号ａと高周波パルス信号ｂ
とからパルスデータ信号ｃを得るための論理回路
であり、増幅回路２はパルスデータ信号ｃを増幅
するための回路である。増幅回路２は、スイツチ
イングトランジスタ３、コレクタ抵抗５、バツフ
アトランジスタ４およびダイオード６を具備して
いる。スイツチイングトランジスタ３は、NPN
形トランジスタでそのエミツタはアース（GND）
に、コレクタはコレクタ抵抗５を介して電源＋Ｖ
に接続されている。バツフアトランジスタ４は、
NPN形トランジスタでそのコレクタは電源＋Ｖ
に接続され、ベース・エミツタ間にはバツフアダ
イオード６が接続され、さらにベースはスイツチ
イングトランジスタ３のコレクタに接続されてい
る。パルスデータ信号ｃは、スイツチイングトラ
ンジスタによつて電圧増幅され、さらにバツフア
トランジスタによつて電流増幅されて、出力Ｐに
パルスデータ信号ｃに対応した増幅されたパルス
データ信号ｄを生じる。
増幅回路２において、出力Ｐの信号を見ると、
スイツチイングトランジスタ３がオンになる時即
ち立ち下がり特性は急しゅんであるが、オフにな
る時にはスイツチイングトランジスタ３のコレク
タ容量およびコレクタ抵抗５からなる時定数にし
たがつて電源電圧＋Ｖに引かれるため立ち上がり
特性が悪い。このスイツチイングトランジスタ３
のオフ時のスイツチイング速度を早めるには、コ
レクタ抵抗５の値を充分小さくすることが必要で
あるが、抵抗値を低下させるとスイツチイングト
ランジスタ３のオン時に大電流が流れて電力損失
が大きくなりさらにはトランジスタが破裂してし
まう欠点を有する。
スイツチイングトランジスタ３がオンになる時即
ち立ち下がり特性は急しゅんであるが、オフにな
る時にはスイツチイングトランジスタ３のコレク
タ容量およびコレクタ抵抗５からなる時定数にし
たがつて電源電圧＋Ｖに引かれるため立ち上がり
特性が悪い。このスイツチイングトランジスタ３
のオフ時のスイツチイング速度を早めるには、コ
レクタ抵抗５の値を充分小さくすることが必要で
あるが、抵抗値を低下させるとスイツチイングト
ランジスタ３のオン時に大電流が流れて電力損失
が大きくなりさらにはトランジスタが破裂してし
まう欠点を有する。
したがつて本発明の目的は、前記の欠点をなく
し、抵抗電力損やトランジスタ電力損などの電力
損失を小さくしパルス信号制御回路を得ることで
ある。
し、抵抗電力損やトランジスタ電力損などの電力
損失を小さくしパルス信号制御回路を得ることで
ある。
本発明によるパルス信号制御回路においては、
あらかじめ増幅された高周波パルスをスイツチイ
ング回路に常時加えておき、データ信号に応じて
増幅された高周波パルスを遮断あるいは通過させ
ている。
あらかじめ増幅された高周波パルスをスイツチイ
ング回路に常時加えておき、データ信号に応じて
増幅された高周波パルスを遮断あるいは通過させ
ている。
次に本発明の一実施例およびその波形を示した
第３図および第４図を参考して、本発明を詳細に
説明する。
第３図および第４図を参考して、本発明を詳細に
説明する。
第３図に示した本発明の一実施例において、第
１のトランジスタ９のエミツタ・ベース間にはエ
ミツタ・ベースのダイオード特性とその極性が逆
になるように第１のダイオード１２が接続され、
ベース・コレクタ間には高抵抗１１が接続され、
さらに第２のトランジスタ１０のベース・エミツ
タ間にはベース抵抗１３が接続され、さらにその
コレクタは第１のトランジスタ９のベースに接続
されるごとき構成となつている。
１のトランジスタ９のエミツタ・ベース間にはエ
ミツタ・ベースのダイオード特性とその極性が逆
になるように第１のダイオード１２が接続され、
ベース・コレクタ間には高抵抗１１が接続され、
さらに第２のトランジスタ１０のベース・エミツ
タ間にはベース抵抗１３が接続され、さらにその
コレクタは第１のトランジスタ９のベースに接続
されるごとき構成となつている。
第３図においては、いま第２のダイオード１４
を介して第２のトランジスタ１０にコレクタに増
幅された高周波パルス信号ｅを入力しておき、第
２のトランジスタ１０のベースおよびエミツタに
高周波パルス信号と逆位相のパルスデータ信号ｃ
および高周波パルス信号と同位相のパルス信号ｄ
を入力させるとする。パルスデータ信号ｃ中にデ
ータがない場合、第２のトランジスタ１０はオフ
となつており、第１のトランジスタ９のエミツタ
は増幅された高周波パルスｅの正の波高値＋Ｖに
保たれる。パルスデータ信号ｃ中にデータがある
場合、データ中のパルスの極性に応じて第２のト
ランジスタ１０はオン、オフをくり返す。即ち第
１のトランジスタ９のエミツタ電位は第２のトラ
ンジスタ１０がオンの場合は第１のダイオード１
２、第２のトランジスタ１０のコレクタ、エミツ
タを介してアース電位に固定され、第２のトラン
ジスタ１０がオフの場合は、第１のトランジスタ
９のベース、および第２のダイオード１４を介し
て増幅された高周波パルスｅの正の波高値＋Ｖに
固定される。結局第２のトランジスタ１０のベー
スに入力するパルスデータ信号ｃに対応して第１
のトランジスタ９のエミツタより増幅されたパル
スデータ信号ｆを得ることができる。
を介して第２のトランジスタ１０にコレクタに増
幅された高周波パルス信号ｅを入力しておき、第
２のトランジスタ１０のベースおよびエミツタに
高周波パルス信号と逆位相のパルスデータ信号ｃ
および高周波パルス信号と同位相のパルス信号ｄ
を入力させるとする。パルスデータ信号ｃ中にデ
ータがない場合、第２のトランジスタ１０はオフ
となつており、第１のトランジスタ９のエミツタ
は増幅された高周波パルスｅの正の波高値＋Ｖに
保たれる。パルスデータ信号ｃ中にデータがある
場合、データ中のパルスの極性に応じて第２のト
ランジスタ１０はオン、オフをくり返す。即ち第
１のトランジスタ９のエミツタ電位は第２のトラ
ンジスタ１０がオンの場合は第１のダイオード１
２、第２のトランジスタ１０のコレクタ、エミツ
タを介してアース電位に固定され、第２のトラン
ジスタ１０がオフの場合は、第１のトランジスタ
９のベース、および第２のダイオード１４を介し
て増幅された高周波パルスｅの正の波高値＋Ｖに
固定される。結局第２のトランジスタ１０のベー
スに入力するパルスデータ信号ｃに対応して第１
のトランジスタ９のエミツタより増幅されたパル
スデータ信号ｆを得ることができる。
ここで第２のトランジスタ１０のエミツタに高
周波パルス信号１４と同位相のパルス信号ｄを入
力する理由につきのべる。
周波パルス信号１４と同位相のパルス信号ｄを入
力する理由につきのべる。
第２のトランジスタ１０のエミツタをアースな
どの固定電位にクランプした場合、第２のトラン
ジスタ１０のオン、オフの周波数特性はベース容
量とベース抵抗の積からなる時定数により定ま
る。ベース容量、ベース抵抗を小さくすることが
第２のトランジスタのオン、オフ特性を改善する
ことにつながるが、ベース容量はトランジスタ自
身の特性によつて、又ベース抵抗は、パルスデー
タ信号の出力インピーダンスによつてそれぞれ制
限される。
どの固定電位にクランプした場合、第２のトラン
ジスタ１０のオン、オフの周波数特性はベース容
量とベース抵抗の積からなる時定数により定ま
る。ベース容量、ベース抵抗を小さくすることが
第２のトランジスタのオン、オフ特性を改善する
ことにつながるが、ベース容量はトランジスタ自
身の特性によつて、又ベース抵抗は、パルスデー
タ信号の出力インピーダンスによつてそれぞれ制
限される。
実験によれば、パルスデータ信号の周波数が
400KHzをこえると第２のトランジスタ１０のオ
フ特性が悪くなり、増幅された高周波パルス信号
１４の立ち上がり時に一時的に第２のトランジス
タ１０に大電流が流れ電力損を生じる他、第１の
トランジスタ９のエミツタに充分な振幅をもつ増
幅されたパルスデータ信号が得られなくなる。
400KHzをこえると第２のトランジスタ１０のオ
フ特性が悪くなり、増幅された高周波パルス信号
１４の立ち上がり時に一時的に第２のトランジス
タ１０に大電流が流れ電力損を生じる他、第１の
トランジスタ９のエミツタに充分な振幅をもつ増
幅されたパルスデータ信号が得られなくなる。
いま、第２のトランジスタ１０のエミツタに高
周波パルス信号１４と同位相のパルス信号ｄを入
力させると、第２のトランジスタ１０はオフ時エ
ミツタ電位がベース電位より高くなるため前記ベ
ース抵抗、ベース容量による時定数にかかわりな
くオフとなり、オフ特性が改善される。
周波パルス信号１４と同位相のパルス信号ｄを入
力させると、第２のトランジスタ１０はオフ時エ
ミツタ電位がベース電位より高くなるため前記ベ
ース抵抗、ベース容量による時定数にかかわりな
くオフとなり、オフ特性が改善される。
第３図においては、第２のトランジスタがオフ
となつた場合、前述の如く第１のトランジスタ９
のエミツタは第１のトランジスタ９のベースおよ
び第２のダイオード１４を介して＋Ｖに固定され
るため時定数遅れはなく、増幅されたパルスデー
タ信号ｆの立ち上がり特性は非常によい。さらに
高抵抗１１の抵抗値は高い値に設定されている
が、前記増幅されたパルスデータ信号ｆの立ち上
がり特性は悪くならない為回路中の電力損を改善
することができる。さらに第２のトランジスタの
コレクタに入力される増幅された高周波パルスｅ
はその極性が負の時は第２のダイオード１４によ
つてしゃ断され、極性が正の時は第１のトランジ
スタ９において電流増幅された後そのエミツタに
出力を生じる為高周波パルスｅの供給電流は非常
に少なくてすむというすぐれた特徴を有する。と
くにパルスデータ信号の周波数が400KHzを越え
る動作において本発明は顕著な効果を奏する。
となつた場合、前述の如く第１のトランジスタ９
のエミツタは第１のトランジスタ９のベースおよ
び第２のダイオード１４を介して＋Ｖに固定され
るため時定数遅れはなく、増幅されたパルスデー
タ信号ｆの立ち上がり特性は非常によい。さらに
高抵抗１１の抵抗値は高い値に設定されている
が、前記増幅されたパルスデータ信号ｆの立ち上
がり特性は悪くならない為回路中の電力損を改善
することができる。さらに第２のトランジスタの
コレクタに入力される増幅された高周波パルスｅ
はその極性が負の時は第２のダイオード１４によ
つてしゃ断され、極性が正の時は第１のトランジ
スタ９において電流増幅された後そのエミツタに
出力を生じる為高周波パルスｅの供給電流は非常
に少なくてすむというすぐれた特徴を有する。と
くにパルスデータ信号の周波数が400KHzを越え
る動作において本発明は顕著な効果を奏する。
なお本発明の実施例においては第１および第２
のトランジスタは、NPN型としているが、第１
および第２のダイオードの極性を逆極性となる如
く接続すればPNP型としても全く同様の効果が
得られることはもちろんである。
のトランジスタは、NPN型としているが、第１
および第２のダイオードの極性を逆極性となる如
く接続すればPNP型としても全く同様の効果が
得られることはもちろんである。
第１図、第２図は従来の方式によるパルス信号
制御回路およびその波形図、第３図、第４図は本
発明によるパルス信号制御回路およびその波形図
をそれぞれ示す。 図において、１……ゲート、２……増幅回路、
３……スイツチイングトランジスタ、４……バツ
フアトランジスタ、５……コレクタ抵抗、６……
ダイオード、９……第１のトランジスタ、１０…
…第２のトランジスタ、１１……高抵抗、１２…
…第１のダイオード、１３……ベース抵抗、１４
……第２のダイオードをそれぞれ示す。
制御回路およびその波形図、第３図、第４図は本
発明によるパルス信号制御回路およびその波形図
をそれぞれ示す。 図において、１……ゲート、２……増幅回路、
３……スイツチイングトランジスタ、４……バツ
フアトランジスタ、５……コレクタ抵抗、６……
ダイオード、９……第１のトランジスタ、１０…
…第２のトランジスタ、１１……高抵抗、１２…
…第１のダイオード、１３……ベース抵抗、１４
……第２のダイオードをそれぞれ示す。
Claims (1)
- １ 第１のトランジスタのエミツタ・ベース間に
はエミツタ・ベース間のダイオード特性と逆とな
る如き方向に第１のダイオードが接続され、さら
にコレクタ・ベース間には高抵抗が接続され、コ
レクタは高圧電源に接続され、第２のトランジス
タのベース・エミツタ間にはベース抵抗が接続さ
れ、さらにそのコレクタは第１のトランジスタの
ベースおよび第２のダイオードに接続されるごと
きパルス発生回路において第２のダイオードを介
して増幅された400KHzを越える高周波パルス信
号を第２のトランジスタのコレクタに入力させる
とともに前記高周波パルス信号と逆位相のパルス
を含むパルスデータ信号および高周波パルス信号
と同位相のパルス信号を第２のトランジスタのベ
ースおよびエミツタにそれぞれ入力させることに
より、第１のトランジスタのエミツタからパルス
データ信号に対応した増幅されたパルスデータ信
号を得ることを特徴とするパルス信号制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087476A JPS58204621A (ja) | 1982-05-24 | 1982-05-24 | パルス信号制御回路 |
| US06/497,047 US4555641A (en) | 1982-05-24 | 1983-05-23 | Pulse signal control circuits with improved turn-off characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087476A JPS58204621A (ja) | 1982-05-24 | 1982-05-24 | パルス信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58204621A JPS58204621A (ja) | 1983-11-29 |
| JPH0424889B2 true JPH0424889B2 (ja) | 1992-04-28 |
Family
ID=13915970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57087476A Granted JPS58204621A (ja) | 1982-05-24 | 1982-05-24 | パルス信号制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4555641A (ja) |
| JP (1) | JPS58204621A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805123A (en) * | 1995-03-16 | 1998-09-08 | Texas Instruments Incorporated | Display panel driving circuit having an integrated circuit portion and a high power portion attached to the integrated circuit |
| EP0851586A1 (fr) * | 1996-12-31 | 1998-07-01 | Koninklijke Philips Electronics N.V. | Circuit intégré contenant un dissymétriseur |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3183370A (en) * | 1961-12-07 | 1965-05-11 | Ibm | Transistor logic circuits operable through feedback circuitry in nonsaturating manner |
| US3363116A (en) * | 1965-06-07 | 1968-01-09 | Fairchild Camera Instr Co | High-speed transistor pulse repeater circuit |
| US3482111A (en) * | 1966-03-04 | 1969-12-02 | Ncr Co | High speed logical circuit |
| JPS5447468A (en) * | 1977-09-21 | 1979-04-14 | Nec Corp | Pulse signal control circuit |
| US4234805A (en) * | 1978-03-15 | 1980-11-18 | Evc, Inc. | Circuit and method for paralleling power transistors |
-
1982
- 1982-05-24 JP JP57087476A patent/JPS58204621A/ja active Granted
-
1983
- 1983-05-23 US US06/497,047 patent/US4555641A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4555641A (en) | 1985-11-26 |
| JPS58204621A (ja) | 1983-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| JPH0154890B2 (ja) | ||
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US2861258A (en) | Transistor amplifier circuit | |
| JPH02892B2 (ja) | ||
| US3305729A (en) | Amplitude selective unipolar amplifier of bipolar pulses | |
| JPH0157532B2 (ja) | ||
| US4128813A (en) | Amplifier | |
| JPS58204621A (ja) | パルス信号制御回路 | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPS60117913A (ja) | のこぎり波発生回路 | |
| EP0339721B1 (en) | TTL circuit having ramped current output | |
| US4266199A (en) | Linear alternating-current amplifier | |
| US4409560A (en) | Output transient suppression circuit | |
| US3127526A (en) | Feedback amplifier employing tunnel diode | |
| US4504928A (en) | Current ramp generator | |
| JPH0368573B2 (ja) | ||
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPH057887B2 (ja) | ||
| JP3077390B2 (ja) | 電圧制御回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JP2859213B2 (ja) | チャージポンプ回路 | |
| JPH0570019U (ja) | パルス幅変調電力増幅器 | |
| SU1141563A1 (ru) | Дифференциальный усилитель тока |