JPH04249496A - 映像信号検出装置 - Google Patents
映像信号検出装置Info
- Publication number
- JPH04249496A JPH04249496A JP3015562A JP1556291A JPH04249496A JP H04249496 A JPH04249496 A JP H04249496A JP 3015562 A JP3015562 A JP 3015562A JP 1556291 A JP1556291 A JP 1556291A JP H04249496 A JPH04249496 A JP H04249496A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- video signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は映像信号検出装置に係り
、特に映像信号の有無をディジタル回路にて検出する装
置に関する。
、特に映像信号の有無をディジタル回路にて検出する装
置に関する。
【０００２】複合映像信号とパーソナルコンピュータか
らの画像信号とのスーパーインポーズを行なうシステム
では、複合映像信号が何らかの理由で入力されなくなる
とスーパーインポーズされた画像の一部が欠落してしま
うため、自動的にパーソナルコンピュータからの画像信
号のみに切り換えることが望ましい。また、テレビジョ
ン放送終了時もテレビジョン受像機でテレビジョン放送
終了前から引続いて受像動作を行なうことは、消費電力
の全くの無駄であるから自動的にテレビジョン受像機の
電源スイッチをオフにすることができれば便利である。
らの画像信号とのスーパーインポーズを行なうシステム
では、複合映像信号が何らかの理由で入力されなくなる
とスーパーインポーズされた画像の一部が欠落してしま
うため、自動的にパーソナルコンピュータからの画像信
号のみに切り換えることが望ましい。また、テレビジョ
ン放送終了時もテレビジョン受像機でテレビジョン放送
終了前から引続いて受像動作を行なうことは、消費電力
の全くの無駄であるから自動的にテレビジョン受像機の
電源スイッチをオフにすることができれば便利である。
【０００３】更に、磁気録画再生装置やビデオディスク
再生装置では、記録済媒体（磁気テープやビデオディス
ク）の記録されていない個所を再生する期間中に、他の
映像ソースからの映像信号の画像表示に自動的に切り換
えることができれば便利である。
再生装置では、記録済媒体（磁気テープやビデオディス
ク）の記録されていない個所を再生する期間中に、他の
映像ソースからの映像信号の画像表示に自動的に切り換
えることができれば便利である。
【０００４】以上の要求などから、映像信号の有無を正
確に、しかも小型の構成の装置で検出することが必要と
される。
確に、しかも小型の構成の装置で検出することが必要と
される。
【０００５】
【従来の技術】図６は従来の映像信号検出装置の一例の
ブロック図を示す。同図中、映像ソースからのアナログ
複合映像信号は同期分離回路１で同期信号に分離された
後、積分回路２に供給され、ここで直流電圧に変換され
る。複合映像信号が入力されている時は、上記積分回路
２の出力直流電圧は所定値以上となるのに対し、複合映
像信号が入力されない時は上記直流電圧は所定値未満で
ある。
ブロック図を示す。同図中、映像ソースからのアナログ
複合映像信号は同期分離回路１で同期信号に分離された
後、積分回路２に供給され、ここで直流電圧に変換され
る。複合映像信号が入力されている時は、上記積分回路
２の出力直流電圧は所定値以上となるのに対し、複合映
像信号が入力されない時は上記直流電圧は所定値未満で
ある。
【０００６】レベル検出器３は積分回路２からの直流電
圧と、上記所定値に相当する基準電圧とをレベル比較し
、入力直流電圧が基準電圧以上のときは複合映像信号入
力有りを示し、基準値未満のときは複合映像信号入力無
しを示す映像検出信号を出力する。
圧と、上記所定値に相当する基準電圧とをレベル比較し
、入力直流電圧が基準電圧以上のときは複合映像信号入
力有りを示し、基準値未満のときは複合映像信号入力無
しを示す映像検出信号を出力する。
【０００７】
【発明が解決しようとする課題】しかるに、上記の従来
の映像信号検出装置は、積分回路２がコンデンサと抵抗
とによるアナログ回路であり、また必要な特性を得るた
め段数が１段とは限らず多段構成となることが多い。そ
のため、積分回路２の回路規模が大きく、またコンデン
サが存在するため集積回路（ＩＣ）化が困難である。
の映像信号検出装置は、積分回路２がコンデンサと抵抗
とによるアナログ回路であり、また必要な特性を得るた
め段数が１段とは限らず多段構成となることが多い。そ
のため、積分回路２の回路規模が大きく、またコンデン
サが存在するため集積回路（ＩＣ）化が困難である。
【０００８】また、複合映像信号がなくなって、或る時
間経過してから複合映像信号入力無しを示す映像検出信
号を出力するという設定は積分回路２を構成するコンデ
ンサと抵抗との時定数により決まるが、コンデンサと抵
抗は日本電子機械工業会規格（ＥＩＡＪ）で定められた
定数しかないため所望の設定時間が得られないことがあ
り、また部品の定数のバラツキにより時間設定の安定性
にも問題がある。
間経過してから複合映像信号入力無しを示す映像検出信
号を出力するという設定は積分回路２を構成するコンデ
ンサと抵抗との時定数により決まるが、コンデンサと抵
抗は日本電子機械工業会規格（ＥＩＡＪ）で定められた
定数しかないため所望の設定時間が得られないことがあ
り、また部品の定数のバラツキにより時間設定の安定性
にも問題がある。
【０００９】本発明は以上の点に鑑みなされたもので、
映像信号の入力の有無をＩＣ可能な構成でしかも正確に
検出することができる映像信号検出装置を提供すること
を目的とする。
映像信号の入力の有無をＩＣ可能な構成でしかも正確に
検出することができる映像信号検出装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の原理構成
図を示す。同図中、１１は入力信号に同期した被サンプ
リング信号を発生する被サンプリング信号発生回路、１
２は入力信号に同期した被サンプリング信号よりも高周
波数のサンプリングパルスを発生するパルス発生回路、
１３はサンプリングパルスで被サンプリング信号をサン
プリングして得たデータに基づいて映像検出信号を出力
するサンプリング回路である。
図を示す。同図中、１１は入力信号に同期した被サンプ
リング信号を発生する被サンプリング信号発生回路、１
２は入力信号に同期した被サンプリング信号よりも高周
波数のサンプリングパルスを発生するパルス発生回路、
１３はサンプリングパルスで被サンプリング信号をサン
プリングして得たデータに基づいて映像検出信号を出力
するサンプリング回路である。
【００１１】
【作用】端子１０を介して被サンプリング信号発生回路
１１に信号が入力される時は、その信号に同期した被サ
ンプリング信号が取り出されるのに対し、被サンプリン
グ信号発生回路１１に信号が入力されない時は被サンプ
リング信号が取り出されない。
１１に信号が入力される時は、その信号に同期した被サ
ンプリング信号が取り出されるのに対し、被サンプリン
グ信号発生回路１１に信号が入力されない時は被サンプ
リング信号が取り出されない。
【００１２】従って、サンプリング回路１３では被サン
プリング信号が入力されるとき（入力映像信号有りのと
き）のみ所定論理値の映像検出信号を端子１４へ出力す
ることができる。ここで、被サンプリング信号発生回路
１１，パルス発生回路１２及びサンプリング回路１３は
、いずれもパルス信号を出力する構成であるため、ディ
ジタル回路で構成することができる。また、パルス発生
回路１２からの一定周期のサンプリングパルスに基づい
て、映像検出信号の時間設定をすることができる。
プリング信号が入力されるとき（入力映像信号有りのと
き）のみ所定論理値の映像検出信号を端子１４へ出力す
ることができる。ここで、被サンプリング信号発生回路
１１，パルス発生回路１２及びサンプリング回路１３は
、いずれもパルス信号を出力する構成であるため、ディ
ジタル回路で構成することができる。また、パルス発生
回路１２からの一定周期のサンプリングパルスに基づい
て、映像検出信号の時間設定をすることができる。
【００１３】
【実施例】図２は本発明の第１実施例の構成図を示す。
同図中、図１と同一構成部分には同一符号を付し、その
説明を省略する。図２において、端子１０に入力された
インターレース方式の複合映像信号は、フィールド判別
信号発生回路２１に供給され、ここで奇数フィールドと
偶数フィールドとで異なる論理値のフィールド判別信号
を発生させる。このフィールド判別信号発生回路２１は
公知のＩＣ（例えばＬＭ１８８１）を用いて構成するこ
とができ、入力複合映像信号中の図３（Ａ）に示す垂直
同期信号に位相同期し、かつ、入力複合映像信号のフィ
ールド別に割当てられた論理値の図３（Ｂ）に示すフィ
ールド判別信号を生成する。
説明を省略する。図２において、端子１０に入力された
インターレース方式の複合映像信号は、フィールド判別
信号発生回路２１に供給され、ここで奇数フィールドと
偶数フィールドとで異なる論理値のフィールド判別信号
を発生させる。このフィールド判別信号発生回路２１は
公知のＩＣ（例えばＬＭ１８８１）を用いて構成するこ
とができ、入力複合映像信号中の図３（Ａ）に示す垂直
同期信号に位相同期し、かつ、入力複合映像信号のフィ
ールド別に割当てられた論理値の図３（Ｂ）に示すフィ
ールド判別信号を生成する。
【００１４】一方、パルス発生回路２２は入力複合映像
信号の垂直走査周期に等しい周期のパルスを発生する回
路で、前記パルス発生回路１２を構成しており、端子１
０に複合映像信号が入力されるか否かに関係なく、常時
図３（Ｃ）に示す如きパルスを発生している。
信号の垂直走査周期に等しい周期のパルスを発生する回
路で、前記パルス発生回路１２を構成しており、端子１
０に複合映像信号が入力されるか否かに関係なく、常時
図３（Ｃ）に示す如きパルスを発生している。
【００１５】Ｄ型フリップフロップ２３１ 〜２３３
は夫々３段縦続接続されたラッチ回路で、そのクロック
（ＣＬＫ）端子にパルス発生回路２２からの垂直走査周
期のパルスが夫々共通に入力される。一方初段のＤ型フ
リップフロップ２３１ のデータ入力端子Ｄにはフィー
ルド判別信号発生回路２１の出力信号が入力され、２段
目と３段目のＤ型フリップフロップ２３２ と２３３
の各データ入力端子Ｄには、その前段のＤ型フリップフ
ロップ２３１ ，２３２ のＱ出力端子の出力信号が入
力される。
は夫々３段縦続接続されたラッチ回路で、そのクロック
（ＣＬＫ）端子にパルス発生回路２２からの垂直走査周
期のパルスが夫々共通に入力される。一方初段のＤ型フ
リップフロップ２３１ のデータ入力端子Ｄにはフィー
ルド判別信号発生回路２１の出力信号が入力され、２段
目と３段目のＤ型フリップフロップ２３２ と２３３
の各データ入力端子Ｄには、その前段のＤ型フリップフ
ロップ２３１ ，２３２ のＱ出力端子の出力信号が入
力される。
【００１６】また、３入力ＮＯＲ回路２４及び３入力Ａ
ＮＤ回路２５は夫々Ｄ型フリップフロップ２３１ 〜２
３３ の各出力信号が入力され、それらの否定論理和や
論理積をとって得た信号をＯＲ回路２６へ夫々出力する
。これらのＤ型フリップフロップ２３１ 〜２３３ ，
ＮＯＲ回路２４，ＡＮＤ回路２５及びＯＲ回路２６は前
記したサンプリング回路１３を構成している。
ＮＤ回路２５は夫々Ｄ型フリップフロップ２３１ 〜２
３３ の各出力信号が入力され、それらの否定論理和や
論理積をとって得た信号をＯＲ回路２６へ夫々出力する
。これらのＤ型フリップフロップ２３１ 〜２３３ ，
ＮＯＲ回路２４，ＡＮＤ回路２５及びＯＲ回路２６は前
記したサンプリング回路１３を構成している。
【００１７】端子１０に複合映像信号が入力されている
時は、Ｄ型フリップフロップ２３１ のデータ入力端子
には１フィールド毎（１垂直走査周期毎）に反転する図
３（Ｂ）に示す如きフィールド判別信号が入力されるた
め、Ｄ型フリップフロップ２３１ のＱ出力端子からは
１垂直走査周期のクロックパルスでサンプリングされた
、１垂直走査周期毎に反転するパルスが取り出される。
時は、Ｄ型フリップフロップ２３１ のデータ入力端子
には１フィールド毎（１垂直走査周期毎）に反転する図
３（Ｂ）に示す如きフィールド判別信号が入力されるた
め、Ｄ型フリップフロップ２３１ のＱ出力端子からは
１垂直走査周期のクロックパルスでサンプリングされた
、１垂直走査周期毎に反転するパルスが取り出される。
【００１８】また、Ｄ型フリップフロップ２３２ はＤ
型フリップフロップ２３１ のＱ出力端子からの１垂直
走査周期毎に反転するパルスがデータ入力端子に供給さ
れるが、そのクロックパルスが入力される時点ではＤ型
フリップフロップ２３１ の回路固有の伝搬遅延時間に
よって、データ入力パルスが反転する直前の論理値にな
っている。このため、Ｄ型フリップフロップ２３２ の
Ｑ出力端子からはＤ型フリップフロップ２３１ の出力
パルスと論理値が反転したパルスが取り出される。同様
にして、Ｄ型フリップフロップ２３３ のＱ出力端子か
らはＤ型フリップフロップ２３２ の出力パルスと論理
値が反転した、１垂直走査周期のパルスが取り出される
。
型フリップフロップ２３１ のＱ出力端子からの１垂直
走査周期毎に反転するパルスがデータ入力端子に供給さ
れるが、そのクロックパルスが入力される時点ではＤ型
フリップフロップ２３１ の回路固有の伝搬遅延時間に
よって、データ入力パルスが反転する直前の論理値にな
っている。このため、Ｄ型フリップフロップ２３２ の
Ｑ出力端子からはＤ型フリップフロップ２３１ の出力
パルスと論理値が反転したパルスが取り出される。同様
にして、Ｄ型フリップフロップ２３３ のＱ出力端子か
らはＤ型フリップフロップ２３２ の出力パルスと論理
値が反転した、１垂直走査周期のパルスが取り出される
。
【００１９】従って、端子１０に複合映像信号が入力さ
れているときには、Ｄ型フリップフロップ２３１ 及び
２３３ とＤ型フリップフロップ２３２ とで、互いに
異なる論理値で、１垂直走査周期のパルス（サンプリン
グデータ）が取り出される。従って、この場合には、Ｎ
ＯＲ回路２４及びＡＮＤ回路２５の各出力信号はいずれ
もローレベルとなるため、ＯＲ回路２６からはローレベ
ルの信号が取り出され、映像入力有りを示す映像検出信
号として端子１４へ出力される。
れているときには、Ｄ型フリップフロップ２３１ 及び
２３３ とＤ型フリップフロップ２３２ とで、互いに
異なる論理値で、１垂直走査周期のパルス（サンプリン
グデータ）が取り出される。従って、この場合には、Ｎ
ＯＲ回路２４及びＡＮＤ回路２５の各出力信号はいずれ
もローレベルとなるため、ＯＲ回路２６からはローレベ
ルの信号が取り出され、映像入力有りを示す映像検出信
号として端子１４へ出力される。
【００２０】一方、端子１０に複合映像信号が入力され
ていないときには、フィールド判別信号発生回路１１は
入力複合映像信号の途絶直前の出力論理値を保持する。 従って、図３の時刻ｔ１ 以降、複合映像信号の入力が
途絶した場合には、フィールド判別信号発生回路２１の
出力信号はｔ１ 直前のローレベルに保持される。
ていないときには、フィールド判別信号発生回路１１は
入力複合映像信号の途絶直前の出力論理値を保持する。 従って、図３の時刻ｔ１ 以降、複合映像信号の入力が
途絶した場合には、フィールド判別信号発生回路２１の
出力信号はｔ１ 直前のローレベルに保持される。
【００２１】これにより、パルス発生回路２２から時刻
ｔ１ 以降３回目にクロックパルスが出力された時点ｔ
２ で、３個のＤ型フリップフロップ２３１ 〜２３３
の各出力信号がすべて同一論理値（ここではローレベ
ル）となるため、ＮＯＲ回路２４の出力信号がハイレベ
ルとなる。従って、ＯＲ回路２６を通して端子１４へ出
力される映像検出信号は、図３（Ｄ）に示す如く時刻ｔ
２ で複合映像信号の入力無しを示すハイレベルに変化
する。
ｔ１ 以降３回目にクロックパルスが出力された時点ｔ
２ で、３個のＤ型フリップフロップ２３１ 〜２３３
の各出力信号がすべて同一論理値（ここではローレベ
ル）となるため、ＮＯＲ回路２４の出力信号がハイレベ
ルとなる。従って、ＯＲ回路２６を通して端子１４へ出
力される映像検出信号は、図３（Ｄ）に示す如く時刻ｔ
２ で複合映像信号の入力無しを示すハイレベルに変化
する。
【００２２】なお、端子１０に複合映像信号が入力され
なくなった時点以降、フィールド判別信号発生回路２１
の出力信号がハイレベルに保持された場合には、その後
３回目のクロックパルス発生時点で、Ｄ型フリップフロ
ップ２３１ 〜２３３ の各出力信号がすべてハイレベ
ルとなるため、ＡＮＤ回路２５からハイレベルの信号が
取り出され、よってこの場合もハイレベルの映像検出信
号を端子１４へ出力することができる。
なくなった時点以降、フィールド判別信号発生回路２１
の出力信号がハイレベルに保持された場合には、その後
３回目のクロックパルス発生時点で、Ｄ型フリップフロ
ップ２３１ 〜２３３ の各出力信号がすべてハイレベ
ルとなるため、ＡＮＤ回路２５からハイレベルの信号が
取り出され、よってこの場合もハイレベルの映像検出信
号を端子１４へ出力することができる。
【００２３】次に本発明の第２実施例について図４及び
図５と共に説明する。図４は本発明の第２実施例の構成
図を示す。同図中、図２と同一構成部分には同一符号を
付し、その説明を省略する。図４において、パーソナル
コンピュータ（パソコン）等からのノンインターレース
方式の映像信号または同期信号が端子１０を介して垂直
同期分離回路３１に入力される。ノンインターレース方
式の映像信号または同期信号は奇数フィールドや偶数フ
ィールドは存在しないから、フィールド判別信号を生成
することはできないが、水平同期信号や垂直同期信号は
存在する。
図５と共に説明する。図４は本発明の第２実施例の構成
図を示す。同図中、図２と同一構成部分には同一符号を
付し、その説明を省略する。図４において、パーソナル
コンピュータ（パソコン）等からのノンインターレース
方式の映像信号または同期信号が端子１０を介して垂直
同期分離回路３１に入力される。ノンインターレース方
式の映像信号または同期信号は奇数フィールドや偶数フ
ィールドは存在しないから、フィールド判別信号を生成
することはできないが、水平同期信号や垂直同期信号は
存在する。
【００２４】従って、垂直同期分離回路３１からはノン
インターレース方式の映像信号または同期信号入力時に
は図５（Ａ）に示すように垂直同期信号が取り出される
。この垂直同期信号はフリップフロップ３２に入力され
て１／２分周され、１垂直走査周期毎に反転する図５（
Ｂ）に示す如きトグル出力に変換された後、Ｄ型フリッ
プフロップ２３１ のデータ入力端子に印加される。
インターレース方式の映像信号または同期信号入力時に
は図５（Ａ）に示すように垂直同期信号が取り出される
。この垂直同期信号はフリップフロップ３２に入力され
て１／２分周され、１垂直走査周期毎に反転する図５（
Ｂ）に示す如きトグル出力に変換された後、Ｄ型フリッ
プフロップ２３１ のデータ入力端子に印加される。
【００２５】他方、パルス発生回路３３はノンインター
レース方式の映像信号または同期信号の垂直走査周期に
等しい周期のパルスを発生する回路で、前記パルス発生
回路１２を構成しており、端子１０に映像信号または同
期信号が入力されるか否かに関係なく、常時図５（Ｃ）
に示すパルスを発生している。
レース方式の映像信号または同期信号の垂直走査周期に
等しい周期のパルスを発生する回路で、前記パルス発生
回路１２を構成しており、端子１０に映像信号または同
期信号が入力されるか否かに関係なく、常時図５（Ｃ）
に示すパルスを発生している。
【００２６】これにより、本実施例の場合も図５の時刻
ｔ１０以降映像信号または同期信号の入力が途絶したと
きには、３回目のクロックパルス出力時点ｔ１１でＮＯ
Ｒ回路２６より端子１４へ出力される映像検出信号がハ
イレベルとなり、それ以外の場合には映像検出信号はロ
ーレベルとなる。
ｔ１０以降映像信号または同期信号の入力が途絶したと
きには、３回目のクロックパルス出力時点ｔ１１でＮＯ
Ｒ回路２６より端子１４へ出力される映像検出信号がハ
イレベルとなり、それ以外の場合には映像検出信号はロ
ーレベルとなる。
【００２７】このように、上記のいずれの実施例の場合
にも、ディジタル回路で各部を構成することができるた
め、ＩＣ化に好適である。また、パルス発生回路２２，
３３からの一定周期のクロックパルスでサンプリング動
作を行なうようにしているため、ＣＲの時定数に比べて
安定かつ、正確に映像検出の時間設定ができる。
にも、ディジタル回路で各部を構成することができるた
め、ＩＣ化に好適である。また、パルス発生回路２２，
３３からの一定周期のクロックパルスでサンプリング動
作を行なうようにしているため、ＣＲの時定数に比べて
安定かつ、正確に映像検出の時間設定ができる。
【００２８】なお、本発明は以上の実施例に限定される
ものではなく、例えばＤ型フリップフロップ２３１ 〜
２３３ を増加又は減少させるようにしてもよく、これ
により映像信号入力無しを出力する時間を任意に設定す
ることができる。また、垂直同期信号以外の信号、例え
ば水平同期信号に同期した被サンプリング信号を発生す
るようにしてもよい。
ものではなく、例えばＤ型フリップフロップ２３１ 〜
２３３ を増加又は減少させるようにしてもよく、これ
により映像信号入力無しを出力する時間を任意に設定す
ることができる。また、垂直同期信号以外の信号、例え
ば水平同期信号に同期した被サンプリング信号を発生す
るようにしてもよい。
【００２９】
【発明の効果】上述の如く、本発明によれば、ディジタ
ル回路を構成することができるため、ＩＣ化が容易にで
き、また一定周期のクロックパルスでサンプリングする
ため、映像信号または同期信号入力無しを示す映像検出
信号の出力時間設定を従来に比べ、より正確にかつ自由
に設定することができる等の特長を有するものである。
ル回路を構成することができるため、ＩＣ化が容易にで
き、また一定周期のクロックパルスでサンプリングする
ため、映像信号または同期信号入力無しを示す映像検出
信号の出力時間設定を従来に比べ、より正確にかつ自由
に設定することができる等の特長を有するものである。
【図１】本発明の原理構成図である。
【図２】本発明の第１実施例の構成図である。
【図３】図２の動作説明用タイミングチャートである。
【図４】本発明の第２実施例の構成図である。
【図５】図４の動作説明用タイミングチャートである。
【図６】従来の装置の一例のブロック図である。
１１ 被サンプリング信号発生回路
１２ パルス発生回路
１３ サンプリング回路
１４ フィールド判別信号発生回路
２３１ 〜２３３ Ｄ型フリップフロップ３２
フリップフロップ
フリップフロップ
Claims (3)
- 【請求項１】 入力映像信号又は同期信号に同期した
被サンプリング信号を発生する被サンプリング信号発生
回路（１１）と、前記被サンプリング信号よりも高周波
数のサンプリングパルスを発生するパルス発生回路（１
２）と、前記サンプリングパルスで前記被サンプリング
信号をサンプリングし、そのサンプリングデータに基づ
いて前記入力映像信号の有無を示す映像検出信号を生成
出力するサンプリング回路（１３）とを有することを特
徴とする映像信号検出装置。 - 【請求項２】 前記被サンプリング信号発生回路（１
１）は、インターレース方式の前記入力映像信号又は同
期信号に位相同期したパルスを発生する回路（２１）で
あり、前記サンプリング回路（１３）は、前記サンプリ
ングパルスで前記位相同期パルスを順次サンプリングす
る、互いに縦続接続された複数個のラッチ回路（２３１
〜２３３ ）と、該ラッチ回路（２３１ 〜２３３
）の各出力サンプリングデータがすべて一致するときの
み前記入力映像信号又は同期信号の入力無しを示し、そ
れ以外のときは入力有りを示す信号を前記映像検出信号
として生成出力する論理回路（２４〜２６）とよりなる
ことを特徴とする請求項１記載の映像信号検出装置。 - 【請求項３】 前記被サンプリング信号発生回路（１
１）は、ノンインターレース方式の前記入力映像信号又
は同期信号に位相同期したパルスを発生する回路（３１
，３２）であり、前記サンプリング回路（１３）は、前
記サンプリングパルスで前記位相同期パルスを順次サン
プリングする、互いに縦続接続された複数個のラッチ回
路（２３１ 〜２３３ ）と、該ラッチ回路（２３１
〜２３３ ）の各出力サンプリングデータがすべて一致
するときにのみ前記入力映像信号又は同期信号の入力無
しを示し、それ以外のときは入力有りを示す信号を前記
映像検出信号として生成出力する論理回路（２４〜２６
）とよりなることを特徴とする請求項１記載の映像信号
検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015562A JPH04249496A (ja) | 1991-02-06 | 1991-02-06 | 映像信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015562A JPH04249496A (ja) | 1991-02-06 | 1991-02-06 | 映像信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04249496A true JPH04249496A (ja) | 1992-09-04 |
Family
ID=11892195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015562A Pending JPH04249496A (ja) | 1991-02-06 | 1991-02-06 | 映像信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04249496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177535A (ja) * | 2008-01-24 | 2009-08-06 | Onkyo Corp | 映像信号検出装置 |
-
1991
- 1991-02-06 JP JP3015562A patent/JPH04249496A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177535A (ja) * | 2008-01-24 | 2009-08-06 | Onkyo Corp | 映像信号検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4887279A (en) | Timing measurement for jitter display | |
| KR890006090A (ko) | 디지탈 비디오 신호처리회로 | |
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| JPH04249496A (ja) | 映像信号検出装置 | |
| US5402243A (en) | Regenerating circuit of synchronizing signals for standard video signals | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JP2577359B2 (ja) | 垂直同期信号の周波数判別回路 | |
| JPH0325075B2 (ja) | ||
| KR930010358B1 (ko) | 영상디스크 데이터 분리회로 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JP2591819B2 (ja) | 文字信号同期再生回路 | |
| JPH07264176A (ja) | フレーム番号付加方式と信号伝送装置 | |
| JPS625551B2 (ja) | ||
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH088696B2 (ja) | Ｓｃｈ検出装置 | |
| JPH01228377A (ja) | デジタル同期検出装置 | |
| KR890001356Y1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 | |
| KR100232958B1 (ko) | 방송방식 판별장치 및 방법 | |
| JPH04132465A (ja) | 複合同期信号分離回路 | |
| JPH08237560A (ja) | Ｐｌｌ回路の基準信号発生回路 | |
| JPH0318182A (ja) | ビデオデジタイズ装置 | |
| JPS59140777A (ja) | 垂直同期装置 |