JPH04249918A - 電圧制御発振装置 - Google Patents
電圧制御発振装置Info
- Publication number
- JPH04249918A JPH04249918A JP3011471A JP1147191A JPH04249918A JP H04249918 A JPH04249918 A JP H04249918A JP 3011471 A JP3011471 A JP 3011471A JP 1147191 A JP1147191 A JP 1147191A JP H04249918 A JPH04249918 A JP H04249918A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- voltage controlled
- pulse width
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、測定装置等に用いら
れる電圧制御発振装置に係り、更に詳しくはその発振周
波数の高安定化を図る電圧制御発振装置に関するもので
ある。
れる電圧制御発振装置に係り、更に詳しくはその発振周
波数の高安定化を図る電圧制御発振装置に関するもので
ある。
【０００２】
【従来例】従来の発振器としてはコンデンサＣと抵抗Ｒ
から構成したＣＲ発振器、コイルＬとコンデンサＣから
構成したＬＣ発振器があるが、出力周波数の安定度に限
界があることから、最近ではＰＬＬ（フェーズロックル
ープ）技術を用いた電圧制御発振装置が提案されている
。
から構成したＣＲ発振器、コイルＬとコンデンサＣから
構成したＬＣ発振器があるが、出力周波数の安定度に限
界があることから、最近ではＰＬＬ（フェーズロックル
ープ）技術を用いた電圧制御発振装置が提案されている
。
【０００３】
【発明が解決しようとする課題】ところで、上記ＰＬＬ
技術を用いた電圧制御発振装置においては、発振周波数
範囲が広く、しかもその周波数の安定度が高いが、どう
しても回路が複雑になるという問題点があった。
技術を用いた電圧制御発振装置においては、発振周波数
範囲が広く、しかもその周波数の安定度が高いが、どう
しても回路が複雑になるという問題点があった。
【０００４】また、電圧制御発振装置のＶＣＯ（電圧制
御発振器）をプログラマブルに制御する場合、例えばデ
ィジタルデータをアナログ電圧に変換するブログラマブ
ルな電圧発生器が必要となり、またその周波数を高速で
切り替えるために、高精度（高速）のＤ／Ａ変換器が必
要であることから、コスト高になってしまうという問題
点があった。
御発振器）をプログラマブルに制御する場合、例えばデ
ィジタルデータをアナログ電圧に変換するブログラマブ
ルな電圧発生器が必要となり、またその周波数を高速で
切り替えるために、高精度（高速）のＤ／Ａ変換器が必
要であることから、コスト高になってしまうという問題
点があった。
【０００５】この発明は上記問題点に鑑みなされたもの
であり、その目的は簡単な回路構成で高安定の発振周波
数の高安定化、その周波数の切り替えの高速化を図るこ
とができる安価な電圧制御発振装置を提供することにあ
る。
であり、その目的は簡単な回路構成で高安定の発振周波
数の高安定化、その周波数の切り替えの高速化を図るこ
とができる安価な電圧制御発振装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、コントロール電圧に応じて発振周波数
を可変する電圧制御発振器と、正電圧および負電圧をそ
れぞれオン、オフし、このオン、オフした正電圧および
負電圧を加え合せて可変パルス幅とするパルス発生器と
、この可変パルス幅の電圧を積分し、この積分した電圧
を前記コントロール電圧とする積分回路と、上記電圧制
御発振器の出力周波数を測定するとともに、この測定値
と目標値の比較に基づいて上記パルス発生手段の発生す
るパルス幅を可変制御する制御装置とを備えたことを要
旨とする。
に、この発明は、コントロール電圧に応じて発振周波数
を可変する電圧制御発振器と、正電圧および負電圧をそ
れぞれオン、オフし、このオン、オフした正電圧および
負電圧を加え合せて可変パルス幅とするパルス発生器と
、この可変パルス幅の電圧を積分し、この積分した電圧
を前記コントロール電圧とする積分回路と、上記電圧制
御発振器の出力周波数を測定するとともに、この測定値
と目標値の比較に基づいて上記パルス発生手段の発生す
るパルス幅を可変制御する制御装置とを備えたことを要
旨とする。
【０００７】
【作用】上記構成としたので、上記制御装置にて電圧制
御発振器（ＶＣＯ）の出力周波数が測定され、この測定
値と当該電圧制御発振装置の目標周波数値の偏差が演算
され、この偏差に応じてパルス発生器が制御される。こ
れにより、そのパルス発生器の出力電圧のパルス幅が偏
差に応じて可変され、そのコントロール電圧が変えられ
ることから、その電圧制御発振装置の発振周波数は目標
値となり、かつ保持される。
御発振器（ＶＣＯ）の出力周波数が測定され、この測定
値と当該電圧制御発振装置の目標周波数値の偏差が演算
され、この偏差に応じてパルス発生器が制御される。こ
れにより、そのパルス発生器の出力電圧のパルス幅が偏
差に応じて可変され、そのコントロール電圧が変えられ
ることから、その電圧制御発振装置の発振周波数は目標
値となり、かつ保持される。
【０００８】
【実施例】以下、この発明の実施例を図１乃至図４に基
づいて説明する。
づいて説明する。
【０００９】図１において、この電圧制御発振装置は、
コントロール電圧に応じて発振周波数を可変する電圧制
御発振器（ＶＣＯ）１と、正電圧（＋Ｖ；定電圧）およ
び負電圧（−Ｖ；定電圧）をそれぞれオン、オフして加
え合わせ、所定パルス幅の電圧を発生するパルス発生回
路２と、このパルス発生回路２の発生したパルス電圧を
積分し、この積分した電圧を上記電圧制御発振器１のコ
ントロール電圧とする積分回路３と、上記電圧制御発振
器の出力周波数を測定するとともに、この測定値と設定
値（当該電圧制御発振装置の発振周波数の目標値）の比
較に基づいて上記パルス発生回路２の発生電圧のパルス
幅を可変制御する制御装置４とから構成されている。
コントロール電圧に応じて発振周波数を可変する電圧制
御発振器（ＶＣＯ）１と、正電圧（＋Ｖ；定電圧）およ
び負電圧（−Ｖ；定電圧）をそれぞれオン、オフして加
え合わせ、所定パルス幅の電圧を発生するパルス発生回
路２と、このパルス発生回路２の発生したパルス電圧を
積分し、この積分した電圧を上記電圧制御発振器１のコ
ントロール電圧とする積分回路３と、上記電圧制御発振
器の出力周波数を測定するとともに、この測定値と設定
値（当該電圧制御発振装置の発振周波数の目標値）の比
較に基づいて上記パルス発生回路２の発生電圧のパルス
幅を可変制御する制御装置４とから構成されている。
【００１０】なお、パルス発生回路２は、制御装置から
の制御信号によりオン、オフする第１および第２の切替
器５，６と、そのオン、オフにより得た正電圧（＋Ｖ）
および負電圧（−Ｖ）を抵抗７，８を介して加え合わせ
る回路９とから構成されている。また、積分回路３は、
制御装置からの制御信号によりコンデンサ１０の両端を
短絡するための第３の切替器（リセット回路）１１を備
えている。さらに、制御装置４は、例えば１チップマイ
クロコンピュータであり、周波数測定、この測定値と目
標値の比較演算および演算結果に基づいた制御信号の出
力を実行する機能を有している。
の制御信号によりオン、オフする第１および第２の切替
器５，６と、そのオン、オフにより得た正電圧（＋Ｖ）
および負電圧（−Ｖ）を抵抗７，８を介して加え合わせ
る回路９とから構成されている。また、積分回路３は、
制御装置からの制御信号によりコンデンサ１０の両端を
短絡するための第３の切替器（リセット回路）１１を備
えている。さらに、制御装置４は、例えば１チップマイ
クロコンピュータであり、周波数測定、この測定値と目
標値の比較演算および演算結果に基づいた制御信号の出
力を実行する機能を有している。
【００１１】上記電圧制御発振装置の動作を図２乃至図
４を参照して説明すると、制御装置４は、設定時（最初
）に第３の切替器１０をオンとし、コンデンサ１１をシ
ョートして積分回路３をリセットした後、目標値（当該
電圧制御発振装置の発振周波数値）の周波数に対応する
おおよそのコントロール電圧を得るために、上記抵抗７
，８およびコンデンサ１０の値（Ｒ，Ｃ）に基づいて式
Ｖ＝１／Ｃ・Ｖ／Ｒ・ｔより得た時間（ｔ）のパルス幅
の電圧を発生する（図２（ａ）に示す）。なお、そのパ
ルス幅は前回のパルス幅の総合値を記憶していたもので
もよい。そして、第１および第２の切替器５，６をその
時間に応じてオン、オフし、パルス発生回路２からその
パルス幅の電圧を発生し、これら電圧を加え合わせる。 図２（ｂ）に示すように、その加え合わせたパルス幅の
電圧（コントロール電圧）を積分回路３で積分してＶＣ
Ｏ１に入力することから、ＶＣＯ１の発振周波数は上記
目標値に近づくことになる。
４を参照して説明すると、制御装置４は、設定時（最初
）に第３の切替器１０をオンとし、コンデンサ１１をシ
ョートして積分回路３をリセットした後、目標値（当該
電圧制御発振装置の発振周波数値）の周波数に対応する
おおよそのコントロール電圧を得るために、上記抵抗７
，８およびコンデンサ１０の値（Ｒ，Ｃ）に基づいて式
Ｖ＝１／Ｃ・Ｖ／Ｒ・ｔより得た時間（ｔ）のパルス幅
の電圧を発生する（図２（ａ）に示す）。なお、そのパ
ルス幅は前回のパルス幅の総合値を記憶していたもので
もよい。そして、第１および第２の切替器５，６をその
時間に応じてオン、オフし、パルス発生回路２からその
パルス幅の電圧を発生し、これら電圧を加え合わせる。 図２（ｂ）に示すように、その加え合わせたパルス幅の
電圧（コントロール電圧）を積分回路３で積分してＶＣ
Ｏ１に入力することから、ＶＣＯ１の発振周波数は上記
目標値に近づくことになる。
【００１２】このように、粗く周波数調整した後、制御
装置はＶＣＯ１の出力周波数を測定し、この測定値と目
標値を比較して偏差を算出し、この偏差に応じて第１お
よび第２の切替器５，６を切り替え、その出力周波数を
微調整する。例えば図３に示すように、その切り替えに
より発生した正電圧および負電圧を加え合せ、この加え
合わせたパルス幅の電圧を積分回路３で積分し、この積
分した電圧をＶＣＯ１のコントロール電圧とする。この
コントロール電圧によりＶＣＯ１の出力周波数は目標値
に微調整される。
装置はＶＣＯ１の出力周波数を測定し、この測定値と目
標値を比較して偏差を算出し、この偏差に応じて第１お
よび第２の切替器５，６を切り替え、その出力周波数を
微調整する。例えば図３に示すように、その切り替えに
より発生した正電圧および負電圧を加え合せ、この加え
合わせたパルス幅の電圧を積分回路３で積分し、この積
分した電圧をＶＣＯ１のコントロール電圧とする。この
コントロール電圧によりＶＣＯ１の出力周波数は目標値
に微調整される。
【００１３】また、図４に示すように、ＶＣＯ１のドリ
フト発生に際しても、制御装置４がそのドリフト分に応
じて第１および２の切替器５，６を所定時間オン、オフ
することから、ＶＣＯ１の出力周波数は目標値にされ、
かつ高安定度で保たれる。すなわち、上記ＶＣＯ１にド
リフトが発生している場合そのドリフトに追従して微調
整が行われるからである。
フト発生に際しても、制御装置４がそのドリフト分に応
じて第１および２の切替器５，６を所定時間オン、オフ
することから、ＶＣＯ１の出力周波数は目標値にされ、
かつ高安定度で保たれる。すなわち、上記ＶＣＯ１にド
リフトが発生している場合そのドリフトに追従して微調
整が行われるからである。
【００１４】ところで、ＶＣＯ１の出力周波数を切り替
える場合、その目標値をソフトウェア的に変更すればよ
く、この場合上述同様に、出力周波数をおおよそ目標値
に近い値に粗く調整し、この後目標値に微調整すること
ができる。また、上記制御装置４としては１チップマイ
クロコンピュータを用いることにより、例えばパルス発
生回路２の発生電圧のパルス幅を１０μｓｅｃ乃至１０
０ｍｓｅｃ程度とすることができ、出力周波数の目標値
を５桁程度にすることができる。
える場合、その目標値をソフトウェア的に変更すればよ
く、この場合上述同様に、出力周波数をおおよそ目標値
に近い値に粗く調整し、この後目標値に微調整すること
ができる。また、上記制御装置４としては１チップマイ
クロコンピュータを用いることにより、例えばパルス発
生回路２の発生電圧のパルス幅を１０μｓｅｃ乃至１０
０ｍｓｅｃ程度とすることができ、出力周波数の目標値
を５桁程度にすることができる。
【００１５】したがって、上記電圧制御発振装置は簡略
的な回路構成でそのＶＣＯ１の出力周波数の高精度化、
高安定化を図り、また出力周波数の変更を高速で行なう
ことができる。
的な回路構成でそのＶＣＯ１の出力周波数の高精度化、
高安定化を図り、また出力周波数の変更を高速で行なう
ことができる。
【００１６】なお、上記粗い調整は積分回路３をリセッ
トして行なっているが、上記制御装置４の演算プログラ
ムによってその粗い調整を行なうようにしてもよく、こ
の場合そのリセット回路、つまり第３の切替器１１を省
くことができ、よりコスト低下を図ることができる。
トして行なっているが、上記制御装置４の演算プログラ
ムによってその粗い調整を行なうようにしてもよく、こ
の場合そのリセット回路、つまり第３の切替器１１を省
くことができ、よりコスト低下を図ることができる。
【００１７】また上記実施例では、電圧制御発振装置に
適用した場合を例に説明したが、電圧で制御可能なユニ
ット（回路）のコントロールにも応用することができる
。
適用した場合を例に説明したが、電圧で制御可能なユニ
ット（回路）のコントロールにも応用することができる
。
【００１８】
【発明の効果】以上説明したように、この発明の電圧制
御発振装置によれば、正電圧および負電圧をオン、オフ
し、このオン、オフによる正電圧および負電圧を加え合
せて可変パルス幅とするパルス発生回路と、この可変パ
ルス幅の電圧を積分し、この積分した電圧をＶＣＯのコ
ントロール電圧とする積分回路と、ＶＣＯの出力周波数
を測定し、この測定値と目標値の偏差を演算し、この偏
差に応じて上記パルス発生回路を制御する制御装置とを
備え、その目標値に対応するパルス幅の電圧をＶＣＯの
コントロール電圧としたので、簡単な回路構成で電圧制
御発振器の発振周波数の高安定化、高精度化を図ること
ができ、かつ低コスト化を図ることができ、しかも出力
周波数の切り替えが高速で行なえるという効果がある。
御発振装置によれば、正電圧および負電圧をオン、オフ
し、このオン、オフによる正電圧および負電圧を加え合
せて可変パルス幅とするパルス発生回路と、この可変パ
ルス幅の電圧を積分し、この積分した電圧をＶＣＯのコ
ントロール電圧とする積分回路と、ＶＣＯの出力周波数
を測定し、この測定値と目標値の偏差を演算し、この偏
差に応じて上記パルス発生回路を制御する制御装置とを
備え、その目標値に対応するパルス幅の電圧をＶＣＯの
コントロール電圧としたので、簡単な回路構成で電圧制
御発振器の発振周波数の高安定化、高精度化を図ること
ができ、かつ低コスト化を図ることができ、しかも出力
周波数の切り替えが高速で行なえるという効果がある。
【図１】この発明の一実施例を示す電圧制御発振装置の
概略的回路ブロック図
概略的回路ブロック図
【図２】図１に示す電圧制御発振装置の動作を説明する
タイムチャート図
タイムチャート図
【図３】図１に示す電圧制御発振装置の動作を説明する
タイムチャート図
タイムチャート図
【図４】図１に示す電圧制御発振装置の動作を説明する
タイムチャート図
タイムチャート図
１ ＶＣＯ（電圧制御発振器）
２ パルス発生回路
３ 積分回路
４ 制御装置
５ 第１の切替器
６ 第２の切替器
７，８ 抵抗
１０ コンデンサ
Claims (2)
- 【請求項１】 コントロール電圧に応じて発振周波数
を可変する電圧制御発振器と、正電圧および負電圧をそ
れぞれオン、オフし、このオン、オフした正電圧および
負電圧を加え合せて可変パルス幅とするパルス発生手段
と、該可変パルス幅の電圧を積分し、この積分した電圧
を前記コントロール電圧とする積分手段と、前記電圧制
御発振器の出力周波数を測定するとともに、該測定値と
目標値の比較に基づいて前記パルス発生手段の発生する
パルス幅を可変制御する制御手段とを備えたことを特徴
とする電圧制御発振装置。 - 【請求項２】 前記積分手段は入力と出力を短絡する
リセット回路を備えており、前記制御手段はその積分手
段のリセット回路を作動した後、前記電圧制御発振器の
出力周波数を調整する請求１記載の電圧制御発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011471A JPH04249918A (ja) | 1991-01-08 | 1991-01-08 | 電圧制御発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011471A JPH04249918A (ja) | 1991-01-08 | 1991-01-08 | 電圧制御発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04249918A true JPH04249918A (ja) | 1992-09-04 |
Family
ID=11778991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011471A Pending JPH04249918A (ja) | 1991-01-08 | 1991-01-08 | 電圧制御発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04249918A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524219A (en) * | 1975-06-27 | 1977-01-13 | Fujitsu Ltd | Signal demodulating system |
| JPS6315531A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | クロツク再生回路 |
| JPS6386157A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | 磁気デイスク装置におけるｐｌｌ回路 |
| JPS63280592A (ja) * | 1987-05-12 | 1988-11-17 | Pioneer Electronic Corp | Ｐｌｌ回路の同期引込み方法 |
| JPH01162417A (ja) * | 1987-11-20 | 1989-06-26 | Motorola Inc | ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザ |
| JPH01173919A (ja) * | 1987-12-28 | 1989-07-10 | Nec Corp | 位相ロックループ回路 |
-
1991
- 1991-01-08 JP JP3011471A patent/JPH04249918A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524219A (en) * | 1975-06-27 | 1977-01-13 | Fujitsu Ltd | Signal demodulating system |
| JPS6315531A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | クロツク再生回路 |
| JPS6386157A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | 磁気デイスク装置におけるｐｌｌ回路 |
| JPS63280592A (ja) * | 1987-05-12 | 1988-11-17 | Pioneer Electronic Corp | Ｐｌｌ回路の同期引込み方法 |
| JPH01162417A (ja) * | 1987-11-20 | 1989-06-26 | Motorola Inc | ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザ |
| JPH01173919A (ja) * | 1987-12-28 | 1989-07-10 | Nec Corp | 位相ロックループ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| JPS63219225A (ja) | クロック信号発生器 | |
| KR890009067A (ko) | 디지탈 위상 검출기를 가진 주파수 합성기 | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| AU568189B2 (en) | Precision control frequency synthesizer having an unstable, variable frequency input signal | |
| JPH0682134B2 (ja) | 測定電圧をデジタル値に変換する方法とその装置 | |
| JPS6093825A (ja) | 位相ロツク・ループ初期化方法及び回路 | |
| WO1995015030A1 (en) | Method and device for symmetrizing a clock signal | |
| JPH07297641A (ja) | クロック発振器 | |
| JPS5847331A (ja) | 信号発生器 | |
| JP3048797B2 (ja) | Ｐｌｌ検波回路 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| CA1327064C (en) | Phase-locked loop circuit | |
| JPS60218920A (ja) | 位相同期回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JP3254844B2 (ja) | 発振器 | |
| KR200143771Y1 (ko) | 위상 동기 루프를 이용한 볼륨 제어 장치 | |
| KR100213233B1 (ko) | 필터 주파수 조정장치 | |
| JPH04297127A (ja) | 周波数シンセサイザ | |
| JPH0526839Y2 (ja) | ||
| JPH07131246A (ja) | 圧電発振器とその周波数調整方法 | |
| JPH06343009A (ja) | 電圧制御型水晶発振器 | |
| JPH0358626A (ja) | 位相同期制御装置 | |
| JPH05259904A (ja) | 周波数シンセサイザ | |
| JPH0284687A (ja) | ディスプレイモニタのオートトラッキング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951219 |