JPH042505Y2 - - Google Patents

Info

Publication number
JPH042505Y2
JPH042505Y2 JP16377585U JP16377585U JPH042505Y2 JP H042505 Y2 JPH042505 Y2 JP H042505Y2 JP 16377585 U JP16377585 U JP 16377585U JP 16377585 U JP16377585 U JP 16377585U JP H042505 Y2 JPH042505 Y2 JP H042505Y2
Authority
JP
Japan
Prior art keywords
circuit
error
output
pulse
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16377585U
Other languages
English (en)
Other versions
JPS6271927U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16377585U priority Critical patent/JPH042505Y2/ja
Publication of JPS6271927U publication Critical patent/JPS6271927U/ja
Application granted granted Critical
Publication of JPH042505Y2 publication Critical patent/JPH042505Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Alarm Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、伝送路における誤り計数および警報
発出回路に関するものである。
〔概要〕
K段のシフトレジスタを備え、誤りパルスが入
るごとに誤りパルスを計数して、その誤りの個数
を記憶し所定の周期にN回連続して誤りパルスが
発生した場合に警報を発出する誤り警報回路にお
いて、 発振器のクロツクパルスが入るごとに、誤りパ
ルス計数回路のシフトレジスタを初期化するフリ
ツプフロツプ回路を設けることにより、 トリガパルス回路を必要としない簡単な回路構
成の誤り警報回路を実現するものである。
〔従来の技術〕
伝送路の誤りを計数し、警報を発出する方式と
して、時間Tの間にK(正の整数)個以上の誤り
パルスを計数し、その状態がN(正の整数)回連
続した場合、警報を発出する方式がある。この従
来の方式の誤り警報回路として第3図に示す回路
構成のものがある。
第3図は、一定時間Tの間に3個以上の誤りパ
ルスを計数することが3回連続した場合、警報を
発出する3個3段の誤り警報回路の構成ブロツク
図である。
トリガパルス回路5は、周期Tのパルスを発生
している発振回路51の出力とその出力を遅延回
路52を通し、反転回路53で反転させた出力と
の論理積をとるアンドゲート54で構成され、周
期Tごとに細いパルスを発生する。誤りパルス計
数回路1は、3段のシフトレジスタ11,12,
13からなり、周期Tの間誤りパルスを3個以上
計数すると、誤りパルス計数回路1の3段目のシ
フトレジスタ13の出力Q3はロウレベルからハ
イレベルとなる。誤りパルス計数回路1はトリガ
パルス回路の出力を反転回路6で反転した細いパ
ルスで初期状態に戻される。
警報発出回路2は3段のシフトレジスタ21,
22,23とその出力Q4,Q5,Q6の論理積回路
24からなり、トリガパルス回路の出力の細いパ
ルスが入ると誤りパルス計数回路1の3段目のシ
フトレジスタ13の出力Q3の状態を3段のシフ
トレジスタ21,22,23のQ出力として記憶
し、3回連続して誤りパルス計数回路1のシフト
レジスタの第3段目の出力Q3がハイレベルのと
き、論理積の出力として警報パルスを発出する。
〔考案が解決しようとする問題点〕
上述した従来の誤り警報回路は、誤りパルス計
数回路の出力を警報発出回路のシフトレジスタに
記憶させ、かつ誤りパルス計数回路を初期状態に
もどす周期Tで細いパルスを発生させるトリガパ
ルス回路が必要であり、そのために誤り警報回路
は複雑で大きくなり、またトリガパルス回路は遅
延回路を用いるため集積回路化が難しい欠点があ
る。
本考案はトリガパルス回路を必要としない簡単
な回路構成で、集積回路化に適する誤り警報回路
を提供することを目的とする。
〔問題点を解決するための手段〕
本考案は、誤りパルスを計数し、K(正の整数)
個以上の誤りパルスを計数すると、その状態を変
化させるK段のシフトレジスタを含む誤りパルス
計数回路と、この誤りパルス計数回路の出力状態
を記憶し、N(正の整数)回連続して前記誤りパ
ルス計数回路の出力が変化したとき、警報パルス
を送出する警報発出回路と、周期Tのパルスを発
生する発振回路とを備えた誤り警報回路におい
て、前記発振回路の出力パルスをクロツク入力と
し前記誤りパルス計数回路の各段のシフトレジス
タを初期状態にする出力パルスを送出するフリツ
プフロツプ回路を備えたことを特徴とする。
また、誤りパルス計数回路のシフトレジスタの
第1段の出力を前記フリツプフロツプ回路のセツ
トあるいはリセツト端子に入力して、フリツプフ
ロツプ回路をクロツクパルスが入力したときに誤
りパルス計数回路の各段のシフトレジスタが初期
状態にする構成であることが好ましい。
〔作用〕
フリツプフロツプ回路は、周期Tのクロツクパ
ルスの立ち上がりで、初期状態に戻り、誤りパル
ス計数回路のシフトレジスタの第1段の出力によ
りセツトあるいはリセツトされ、次のクロツクパ
ルスの入力により誤りパルス計数回路のシフトレ
ジスタを初期状態に戻す。周期Tの次のクロツク
パルスが入るまでに誤りパルスをK個以上計数す
ると、その状態が警報発出回路で記憶され、その
状態がN回連続して計数されると誤り警報が発出
される。
〔実施例〕
次に本考案について図面を参照して説明する。
第1図は本考案の第一の実施例の構成ブロツク図
である。第1図は3個3段の誤り警報回路の例で
ある。
この回路は、周期Tのパルスを出力する発振回
路3と3段のシフトレジスタ11,12,13よ
りなる誤りパルス計数回路1と、3段のシフトレ
ジスタ21,22、23とそれぞれの出力Q4
Q5,Q6の論理積24よりなる警報発出回路2と、
発振回路3の出力パルスの立ち上がりで誤りパル
ス計数回路1を初期状態にもどすフリツプフロツ
プ4によつて構成されている。
次にこの実施例の動作を説明する。
誤りパルス計数回路1の3段のシフトレジスタ
の出力Q1,Q2,Q3がロウレベルの初期状態では
フリツプフロツプ4の出力Q7はハイレベルとな
り、誤りパルス計数回路1はリセツト状態から解
放される。この状態で、誤りパルスが入力すると
誤りパルス計数回路1のシフトレジスタ11の出
力Q1がハイレベルとなると同時にフリツプフロ
ツプ4のセツト端子Sもハイレベルとなり、フリ
ツプフロツプ4はセツトされる。
フリツプフロツプ4がセツトされた状態で発振
回路3の出力パルスの立ち上がりがくると、フリ
ツプフロツプ4の出力Q7はロウレベルとなり、
誤りパルス計数回路の3段のシフトレジスタ1
1,12,13の出力Q1,Q2,Q3がリセツトさ
れてロウレベルとなり、同時にフリツプフロツプ
4のセツト端子Sがロウレベルとなり、出力Q7
はハイレベルとなつて誤りパルス計数回路1は、
リセツト状態から解放される。
発振回路3の出力パルスの立ち上がりがフリツ
プフロツプ4に入る前に、誤りパルスを3個以上
計数すると、誤りパルス計数回路1の3段目のシ
フトレジスタ13の出力Q3がハイレベルとなる。
この状態で発振回路3の出力パルスの立ち上がり
がフリツプフロツプ4に入力すると、シフトレジ
スタ13の出力Q3の状態が警報発出回路2のシ
フトレジスタ21の出力Q4として記憶され、同
時に誤りパルス計数回路1の3段のシフトレジス
タ11,12,13は初期状態にもどる。このよ
うに、周期Tの間に誤りパルスを3個以上計数す
ることが3回連続したとき、警報発出回路2の論
理積24の出力として警報パルスが発出される。
第2図は、本考案の別の実施例を示す図であ
り、フリツプフロツプ4のリセツト端子に誤りパ
ルス計数回路1の第1段のシフトレジスタ11の
出力が入力され、反転出力が誤りパルス計数回路
1の各シフトレジスタのリセツト端子に入力され
ているものである。この実施例も第1図に示す実
施例と同様に発振回路3の出力パルスの立ち上が
りでフリツプフロツプ4の反転出力Q8がロウレ
ベルとなり、誤りパルス計数回路1のシフトレジ
スタ11,12,13を初期状態に戻す。
上記実施例は3段のシフトレジスタで構成した
例を示したものであるが、一般に誤りパルス計数
回路のシフトレジスタをK段で構成することがで
きるのは当然である。
〔考案の効果〕
以上説明したように本考案は誤りパルス計数回
路を初期状態に戻す機能を、発振回路の出力パル
スの立ち上がりにもたせることによつて、周期T
の細いパルスを作るトリガパルス回路の必要がな
くなるので、回路が簡単になり、遅延回路を必要
としないので集積回路化に適する効果がある。
【図面の簡単な説明】
第1図は本考案の実施例構成ブロツク図。第2
図は本考案の別の実施例構成ブロツク図。第3図
は従来例の構成ブロツク図。 1……誤りパルス計数回路、2……警報発出回
路、3……発振回路、4……フリツプフロツプ、
5……トリガパルス回路、11,12,13,2
1,22,23……シフトレジスタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 誤りパルスを計数し、K(正の整数)個以上
    の誤りパルスを計数すると、その状態を変化さ
    せるK段のシフトレジスタを含む誤りパルス計
    数回路1と、 この誤りパルス計数回路の出力状態を記憶
    し、N(正の整数)回連続して前記誤りパルス
    計数回路の出力が変化したとき、警報パルスを
    送出する警報発出回路2と、 周期Tのパルスを発生する発振回路3と を備えた誤り警報回路において、 前記発振回路の出力パルスをクロツク入力と
    し前記誤りパルス計数回路の各段のシフトレジ
    スタを初期状態にする出力パルスを送出するフ
    リツプフロツプ回路4を 備えたことを特徴とする誤り警報回路。 (2) フリツプフロツプ回路4は、誤りパルス計数
    回路のシフトレジスタの第一段目の出力をセツ
    ト入力とし、その出力を誤りパルス計数回路の
    各段のシフトレジスタのリセツト端子に入力す
    る構成である実用新案登録請求の範囲第(1)項に
    記載の誤り警報回路。 (3) フリツプフロツプ回路4は、誤りパルス計数
    回路のシフトレジスタの第一段目の出力をリセ
    ツト入力とし、その反転出力を誤りパルス計数
    回路の各段のシフトレジスタのリセツト端子に
    入力する構成である実用新案登録請求の範囲第
    (1)項に記載の誤り警報回路。
JP16377585U 1985-10-25 1985-10-25 Expired JPH042505Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16377585U JPH042505Y2 (ja) 1985-10-25 1985-10-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16377585U JPH042505Y2 (ja) 1985-10-25 1985-10-25

Publications (2)

Publication Number Publication Date
JPS6271927U JPS6271927U (ja) 1987-05-08
JPH042505Y2 true JPH042505Y2 (ja) 1992-01-28

Family

ID=31092282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16377585U Expired JPH042505Y2 (ja) 1985-10-25 1985-10-25

Country Status (1)

Country Link
JP (1) JPH042505Y2 (ja)

Also Published As

Publication number Publication date
JPS6271927U (ja) 1987-05-08

Similar Documents

Publication Publication Date Title
KR890017866A (ko) 필터회로
KR20020049387A (ko) 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법
JPH042505Y2 (ja)
JPS60170949A (ja) マルチクロツク発生装置
JP2984429B2 (ja) 半導体集積回路
JP2564105Y2 (ja) パルス生成器
JPH04604Y2 (ja)
JPS5818015B2 (ja) ロンリカイロ
JP2748401B2 (ja) 誤りパルス計数回路
SU1538239A1 (ru) Умножитель частоты следовани импульсов
KR840001223B1 (ko) 래치회로가 부착된 시프트 레지스터
JPS6233394Y2 (ja)
SU1497743A1 (ru) Пересчетное устройство в @ -кодах Фибоначчи
SU752306A1 (ru) Датчик равноверо тных двоичных символов
JPH0683066B2 (ja) カウンタ回路
KR940006928Y1 (ko) 임의의 초기값을 갖는 카운터회로
SU1732343A1 (ru) Функциональный преобразователь
SU395989A1 (ru) Накапливающий двоичный счетчик
JPH0411133B2 (ja)
SU1195435A1 (ru) Устройство задержки импульсов
SU1275761A2 (ru) Делитель частоты следовани импульсов
SU1709269A1 (ru) Цифровой линейный интерпол тор
SU553749A1 (ru) Пересчетное устройство
SU632063A1 (ru) Устройство дл формировани серий импульсов
KR910003755Y1 (ko) 프로그램 가능한 주파수 분주회로