JPH04250624A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH04250624A
JPH04250624A JP781991A JP781991A JPH04250624A JP H04250624 A JPH04250624 A JP H04250624A JP 781991 A JP781991 A JP 781991A JP 781991 A JP781991 A JP 781991A JP H04250624 A JPH04250624 A JP H04250624A
Authority
JP
Japan
Prior art keywords
pattern
resist
film
sio2
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP781991A
Other languages
English (en)
Inventor
Yasue Itou
伊東 康恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP781991A priority Critical patent/JPH04250624A/ja
Publication of JPH04250624A publication Critical patent/JPH04250624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は超LSI等の半導体装
置のパターン形成方法、特に酸化膜のパターン形成に関
するものである。
【0002】
【従来の技術】図2は従来の半導体装置のパターン形成
方法の一例を示す図である。図2においてSi、GaA
s等の半導体基板(以下基板という)1上にはパターン
を形成するためのSiO2 膜2がスパッタリング法や
蒸着法により約3000〜10000Å形成されている
。
【0003】さらにSiO2 膜2上には、パターンを
転写するためのレジスト膜3が約2000〜15000
Å形成されている。(図2(a))次にレジスト膜3は
図2には図示しないマスクを通して紫外光や遠紫外光に
よって、パターンを転写するホトリソ法やあるいは、パ
ターンデータを直接レジスト膜3上に描画していく電子
線直接描画法などによって現象液に不溶部と可溶部をパ
ターンデータ通りに形成し現像処理をおこなうことによ
ってレジストパターン3aを形成する。(図2(b))
次に、形成したレジストパターン3aをマスクとしてS
iO2 膜2をCHF3等のエッチングガスでエッチン
グすることにより前記レジストパターン3aのパターン
をSiO2  膜2に転写し、SiO2 のパターン2
aが形成される。(図2(c))最後に不必要になった
レジスト膜で形成されたパターン3aを、O2 プラズ
マ照射や硫酸過水に浸漬することによって除去する。
【0004】このようにして最終的に基板1上にはSi
O2 膜によるパターン2aのみが残るのである。(図
2(d))
【0005】
【発明が解決しようとする課題】しかしながら、近年超
LSIの容量が増加するにつれ、より微細なパターン形
成が望まれているが、エッチング等の転写回数が増加す
るにつれて以下に挙げる問題がある。
【0006】すなわち、まずSiO2 膜等の被加工膜
をエッチングする場合、レジストパターンのアスペクト
比(パターンの縦、横の比率)が高い場合にはエッチン
グガスが被加工膜にまで到達せず、その結果、SiO2
 膜にレジストパターンの転写が正確におこなわれず、
最終的に形状や寸法の低下をまねく原因になるという問
題がある。
【0007】さらにエッチングガスの混合比や真空度等
のエッチング条件によってはSiO2 膜とレジスト膜
のエッチングの選択比が変化し、レジストパターンの寸
法とエッチング後のSiO2 パターンの寸法が著しく
異なる原因になるという問題がある。
【0008】この発明は以上述べたレジストパターンと
エッチング後のSiO2 パターンの寸法の変化を防止
し、又SiO2 パターンの形状をレジストパターンの
形状に維持させるため、SiO2 膜パターン形成で、
エッチング工程をおこなわないパターン形成方法を提供
することを目的とする。
【0009】
【課題を解決するための手段】この発明はSiO2 膜
のパターニングをおこなう工程で従来のスパッタ法や蒸
着法によるSiO2 膜形成をおこなわず基板上にSi
を含有したレジストを塗布し、そのパターニングをおこ
なった後、O2 プラズマを照射する。
【0010】
【作用】以上の形成方法では、O2 プラズマ照射によ
り下層レジストをエッチングする際にSi含有レジスト
のパターンがSiO2 化する。この時、レジストはS
iO2 化し易く、しかも解像力と密着性に優れている
のでSiO2 膜パターンを1段階で正確に形成できる
ことになる。
【0011】
【実施例】図1はこの発明の実施例を示すものである。
【0012】基板11上にはSi含有ネガ型レジストP
ACS(沖電気:信越シリコン)をスピンコート法によ
り1000〜3000rpm回転させ、80℃のホット
プレート上で約60〜120秒熱処理をおこなうことに
より約2000〜5000ÅのSi含有レジスト膜12
を形成する。(図1(a))次に電子線を20kVの加
速電圧で約1〜10μc/cm2 の照射量でパターン
データ通りにSi含有レジスト上を走査させることによ
り電子が照射された部分(現像液に不溶部)と電子が照
射されなかった部分(現像液可溶部)を形成し、DMF
(ジメチルホルムアミド)をMIBK(メチルイソブチ
ルケトン)で希釈した現像液で約10〜60秒現像をお
こない、その後IPA(イソプロピルアルコール)でリ
ンスをおこなうことによってSi含有レジストパターン
12aを基板11上に形成する。(図1(b))この後
O2 プラズマ13を例えば1TorrO2 雰囲気中
で100〜200W約60〜300秒照射する。(図1
(c))このようにして最終的には基板11上にSiO
2 化したパターン12bが形成される。(図1(d)
)従来Si含有レジストは2層レジスト構造の上層レジ
ストとして使用されている。この場合下層には、OFP
R8900(東京応化)等の耐プラズマ性にすぐれたノ
ボラックレジストを用い、下層レジストをO2 プラズ
マによってエッチングする際、O2 プラズマによりS
i含有レジスト表面を同時にSiO2 化し、耐ドライ
エッチング性をもたせるために使用されている。そのた
めにレジストがSiO2 化しやすくしかもSi含有レ
ジストは解像力と密着性に優れているので優れたパター
ン形成が可能である。
【0013】さらに、この発明によって、Si含有レジ
ストパターンをSiO2 化すれば硫酸過水等の耐薬品
性にも優れ、次工程でのエッチングや薬品浸漬にも優れ
た耐性を示す。
【0014】
【発明の効果】以上詳細に説明したようにこの発明によ
ればSi含有レジストを使い解像性のよいパターンを形
成した後、O2 プラズマでパターンをSiO2 化す
る。 従って、従来方法のようにSiO2 膜を形成した後、
リソグラフィ法によりレジストパターンを形成し、その
後レジストパターンをマスクにしてSiO2 膜をエッ
チングする工程がはぶける。
【0015】さらには一回のリソグラフィによりSiO
2 パターンを形成することができるので形状にすぐれ
たパターンやデータ通りの正確な寸法を持つSiO2 
パターン形成が可能である。
【図面の簡単な説明】
【図1】本発明によるパターン形成方法を示す図である
。
【図2】従来のパターン形成方法を示す図である。
【符号の説明】
11    半導体基板 12    Si含有レジスト膜 12a    パターン化されたSi含有レジスト膜1
3    プラズマ照射

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】(a)半導体基板上にSi含有レジスト膜
    を形成する工程と、(b)前記Si含有レジスト膜をパ
    ターニングし、Si含有レジストパターンを形成する工
    程と、(c)前記Si含有レジストパターンにO2 プ
    ラズマを照射し、SiO2 パターンを形成する工程と
    を有することを特徴とするパターン形成方法。
JP781991A 1991-01-25 1991-01-25 パターン形成方法 Pending JPH04250624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP781991A JPH04250624A (ja) 1991-01-25 1991-01-25 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP781991A JPH04250624A (ja) 1991-01-25 1991-01-25 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH04250624A true JPH04250624A (ja) 1992-09-07

Family

ID=11676201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP781991A Pending JPH04250624A (ja) 1991-01-25 1991-01-25 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH04250624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297970A (ja) * 2000-04-13 2001-10-26 Fujitsu Ltd 薄膜パターン及びその形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297970A (ja) * 2000-04-13 2001-10-26 Fujitsu Ltd 薄膜パターン及びその形成方法

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
JP3848070B2 (ja) パターン形成方法
JP2846761B2 (ja) 伝導層パターン形成方法
JPH0777809A (ja) シリレーションを利用したパターン形成方法
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US4774164A (en) Chrome mask etch
US5139922A (en) Method of making resist pattern
JPH0466345B2 (ja)
US12543542B2 (en) Patterning method using secondary resist surface functionalization for mask formation
US6492278B2 (en) Method of manufacturing semiconductor device
JP4675450B2 (ja) 薄膜パターンの形成方法
JP2004134720A (ja) ドライリソグラフィ法およびこれを用いたゲートパターン形成方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPH04338959A (ja) パターンの形成方法
JP2745988B2 (ja) フォトマスクの製造方法
JPH02156244A (ja) パターン形成方法
KR20040051912A (ko) 미세 패턴 형성방법
TW200303583A (en) Method for forming a pattern in a semiconductor substrate
WO1986000425A1 (en) Adhesion promoter and process for plasma oxide surfaces
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS61121332A (ja) パタ−ン形成方法
JPS6411938B2 (ja)
JPS646448B2 (ja)
JPH04271111A (ja) 半導体装置の製造方法
JPH0313949A (ja) レジストパターンの形成方法