JPH0425129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0425129A JPH0425129A JP12992590A JP12992590A JPH0425129A JP H0425129 A JPH0425129 A JP H0425129A JP 12992590 A JP12992590 A JP 12992590A JP 12992590 A JP12992590 A JP 12992590A JP H0425129 A JPH0425129 A JP H0425129A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- constituent
- etching
- opening window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造工程における半導体装置の構成膜の形
成方法と、この半導体装置の構成膜の下に形成する拡散
層との位置合わせ方法の改良に関し、 半導体装置の構成膜とこの半導体装置の構成膜の下に形
成すべき拡散層とが位置ずれせず、半導体装置の構成膜
の側壁に急峻な段差が形成されないようにすることが可
能な半導体装置の製造方法の提供を目的とし、 Ｃ］）基板あるいは半導体装置の構成膜の表面に別の半
導体装置の構成膜を形成する半導体装置の製造方法であ
って、前記基板あるいは半導体装置の構成膜の表面の前
記側の半導体装置の構成膜を形成すべき位置に、開口窓
を有する形成補助膜を設ける工程と、前記開口窓内及び
前記形成補助膜の全表面に別の半導体装置の構成膜を形
成する工程と、前記形成補助膜のエツチングレートが前
記側の半導体装置の構成膜のエラチングレーｉ・よりも
犬なるエツチング材料を用いてエンチングし、前記形成
補助膜を選択的に除去して前記側の半導体装置の構成膜
を前記基板あるいは半導体装置の構成膜の表面に形成す
る工程とを含むよう構成する。
成方法と、この半導体装置の構成膜の下に形成する拡散
層との位置合わせ方法の改良に関し、 半導体装置の構成膜とこの半導体装置の構成膜の下に形
成すべき拡散層とが位置ずれせず、半導体装置の構成膜
の側壁に急峻な段差が形成されないようにすることが可
能な半導体装置の製造方法の提供を目的とし、 Ｃ］）基板あるいは半導体装置の構成膜の表面に別の半
導体装置の構成膜を形成する半導体装置の製造方法であ
って、前記基板あるいは半導体装置の構成膜の表面の前
記側の半導体装置の構成膜を形成すべき位置に、開口窓
を有する形成補助膜を設ける工程と、前記開口窓内及び
前記形成補助膜の全表面に別の半導体装置の構成膜を形
成する工程と、前記形成補助膜のエツチングレートが前
記側の半導体装置の構成膜のエラチングレーｉ・よりも
犬なるエツチング材料を用いてエンチングし、前記形成
補助膜を選択的に除去して前記側の半導体装置の構成膜
を前記基板あるいは半導体装置の構成膜の表面に形成す
る工程とを含むよう構成する。
〔２〕請求項１記載の半導体装置の製造方法において、
前記形成補助膜に対するエツチングレートと前記側の半
導体装置の構成膜に対するエラチングレー１〜の比が、
ほぼ１に等しいエツチング材料を用いてエツチングして
前記形成補助膜を除去し、側壁に勾配を有する別の半導
体装置の構成膜を形成する工程を含むよう構成する。
前記形成補助膜に対するエツチングレートと前記側の半
導体装置の構成膜に対するエラチングレー１〜の比が、
ほぼ１に等しいエツチング材料を用いてエツチングして
前記形成補助膜を除去し、側壁に勾配を有する別の半導
体装置の構成膜を形成する工程を含むよう構成する。
〔３〕請求項１記載の半導体装置の製造方法において、
前記開口窓内の基板あるいは半導体装置の構成膜の表面
に拡散層を形成し、該拡散層と前記側の半導体装置の構
成膜との位置合わせを行う工程を含むよう構成する。
前記開口窓内の基板あるいは半導体装置の構成膜の表面
に拡散層を形成し、該拡散層と前記側の半導体装置の構
成膜との位置合わせを行う工程を含むよう構成する。
本発明は、半導体装置の製造工程における半導体装置の
構成膜の形成方法と、この半導体装置の構成膜の下に形
成する拡散層との位置合わせ方法の改良に関するもので
ある。
構成膜の形成方法と、この半導体装置の構成膜の下に形
成する拡散層との位置合わせ方法の改良に関するもので
ある。
基板あるいは半導体装置の構成膜の表面に別の半導体装
置の構成膜を形成するには一般的には全表面に別の半導
体装置の構成膜を形成した後、残存させる部分を耐エツ
チング材料で被覆し、他の不要な部分をエツチングして
除去している。このときエツチングに異方性エンチング
を用いれば勿論、等方性エツチングを用いても形成され
た別の半導体装置の構成膜の側壁に急峻な段差ができる
。
置の構成膜を形成するには一般的には全表面に別の半導
体装置の構成膜を形成した後、残存させる部分を耐エツ
チング材料で被覆し、他の不要な部分をエツチングして
除去している。このときエツチングに異方性エンチング
を用いれば勿論、等方性エツチングを用いても形成され
た別の半導体装置の構成膜の側壁に急峻な段差ができる
。
また、基板あるいは半導体装置の構成膜に拡散層を形成
してその表面に別の半導体装置の構成膜を形成する場合
には、上記の拡散層の形成と別の半導体装置の構成膜の
形成とを、それぞれ別の位置決め手段によって位置決め
して行っているために、拡散層と別の半導体装置の構成
膜との位置ずれが起こっている。
してその表面に別の半導体装置の構成膜を形成する場合
には、上記の拡散層の形成と別の半導体装置の構成膜の
形成とを、それぞれ別の位置決め手段によって位置決め
して行っているために、拡散層と別の半導体装置の構成
膜との位置ずれが起こっている。
以」二のような状況から、形成した半導体装置の構成膜
の側壁に急峻な段差ができず、また、拡散層と半導体装
置の構成膜との位置ずれが起こらないようにすることが
可能な半導体装置の製造方法が要望されている。
の側壁に急峻な段差ができず、また、拡散層と半導体装
置の構成膜との位置ずれが起こらないようにすることが
可能な半導体装置の製造方法が要望されている。
〔従来の技術］
従来の半導体装置の構成膜と拡散層とからなる素子分離
領域の形成方法を第２図により詳細に説明する。
領域の形成方法を第２図により詳細に説明する。
第２図は従来のＭＯＡＴ型素子分離における素子分離用
の酸化膜、例えば絶縁膜１５と拡散層、例えばチャンネ
ルス）・ツブ層１４との形成方法を工程順に示す側断面
図である。
の酸化膜、例えば絶縁膜１５と拡散層、例えばチャンネ
ルス）・ツブ層１４との形成方法を工程順に示す側断面
図である。
まず第２図（ａ）に示すように、チャンネルストップ層
１４形成用の開口窓１３ａを設けたレジスト膜１３をマ
スクとして、不純物を半導体基板１１の表面に導入して
チャンネルストップ層１４を形成する。
１４形成用の開口窓１３ａを設けたレジスト膜１３をマ
スクとして、不純物を半導体基板１１の表面に導入して
チャンネルストップ層１４を形成する。
つぎにこのレジスト膜１３を除去し、第２図（ｂ）に示
すように半導体基板】１の表面に絶縁膜１５、例えばシ
リコン酸化膜を形成し、この絶縁膜１５の表面の上に、
レジスト膜を用いるフォＩ・リソグラフィ技術により絶
縁膜１５のエツチング用のレジス］・膜１Ｇをパターニ
ングして形成する。
すように半導体基板】１の表面に絶縁膜１５、例えばシ
リコン酸化膜を形成し、この絶縁膜１５の表面の上に、
レジスト膜を用いるフォＩ・リソグラフィ技術により絶
縁膜１５のエツチング用のレジス］・膜１Ｇをパターニ
ングして形成する。
最後に第２図（Ｃ）に示すように、上記のレジスト膜１
６をマスクにして絶縁膜１５をエツチングして半導体基
板１１上に素子分離用の絶縁膜１５を残存させて形成す
る。
６をマスクにして絶縁膜１５をエツチングして半導体基
板１１上に素子分離用の絶縁膜１５を残存させて形成す
る。
〔発明が解決しようとする課題］
以上従来技術の一例として説明したＭＯＡＴ型素子分離
領域の形成方法においては、この半導体装置の構成膜の
下に形成すべき拡散層を形成する場合のマスクの形成位
置と、半導体基板の表面に形成する絶縁膜の位置を定め
るマスクの形成位置との間に位置ずれが生じ、素子分離
用の絶縁膜の側壁に急峻な段差が形成されるという問題
点があった。このような問題点は、素子分離領域の形成
のみならず他の膜形成工程にも現れる。
領域の形成方法においては、この半導体装置の構成膜の
下に形成すべき拡散層を形成する場合のマスクの形成位
置と、半導体基板の表面に形成する絶縁膜の位置を定め
るマスクの形成位置との間に位置ずれが生じ、素子分離
用の絶縁膜の側壁に急峻な段差が形成されるという問題
点があった。このような問題点は、素子分離領域の形成
のみならず他の膜形成工程にも現れる。
本発明は以上のような状況から、半導体装置の構成膜と
この半導体装置の構成膜の下に形成すべき拡散層とが位
置ずれせず、半導体装置の構成膜の側壁に急峻な段差が
形成されないようにすることが可能な半導体装置の製造
方法の提供を目的としたものである。
この半導体装置の構成膜の下に形成すべき拡散層とが位
置ずれせず、半導体装置の構成膜の側壁に急峻な段差が
形成されないようにすることが可能な半導体装置の製造
方法の提供を目的としたものである。
本発明の半導体装置の製造方法は、
［１］基板あるいは半導体装置の構成膜の表面に半導体
装置の構成膜を形成する半導体装置の製造方法であって
、この基板あるいは半導体装置の構成膜の表面の半導体
装置の構成膜を形成すべき位置に、開口窓を存する形成
補助膜を設ける工程と、この開口窓内及びこの形成補助
膜の全表面に半導体装置の構成膜を形成する工程と、こ
の形成補助膜のエツチングレートがこの半導体装置の構
成膜のエツチングレートよりも大なるエツチング材料を
用いてエツチングし、この形成補助膜を選択的に除去し
てこの半導体装置の構成膜を基板あるいは半導体装置の
構成膜の表面に形成する工程とを含むよう構成する。
装置の構成膜を形成する半導体装置の製造方法であって
、この基板あるいは半導体装置の構成膜の表面の半導体
装置の構成膜を形成すべき位置に、開口窓を存する形成
補助膜を設ける工程と、この開口窓内及びこの形成補助
膜の全表面に半導体装置の構成膜を形成する工程と、こ
の形成補助膜のエツチングレートがこの半導体装置の構
成膜のエツチングレートよりも大なるエツチング材料を
用いてエツチングし、この形成補助膜を選択的に除去し
てこの半導体装置の構成膜を基板あるいは半導体装置の
構成膜の表面に形成する工程とを含むよう構成する。
〔２〕請求項１記載の半導体装置の製造方法において、
前記形成補助膜に対するエツチングレートと前記半導体
装置の構成膜に対するエツチングレートの比が、ほぼ１
に等しいエツチング材料を用いてエツチングして前記形
成補助膜を除去し、側壁に勾配を有する半導体装置の構
成膜を形成する工程を含むよう構成する。
前記形成補助膜に対するエツチングレートと前記半導体
装置の構成膜に対するエツチングレートの比が、ほぼ１
に等しいエツチング材料を用いてエツチングして前記形
成補助膜を除去し、側壁に勾配を有する半導体装置の構
成膜を形成する工程を含むよう構成する。
〔３］請求項１記載の半導体装置の製造方法において、
この開口窓内の基板あるいは半導体装置の構成膜の表面
に拡散層を形成し、この拡散層とこの半導体装置の構成
膜との位置合わせを行う工程を含むよう構成する。
この開口窓内の基板あるいは半導体装置の構成膜の表面
に拡散層を形成し、この拡散層とこの半導体装置の構成
膜との位置合わせを行う工程を含むよう構成する。
即ち本発明においては、基板あるいは半導体装置の構成
膜上に形成した形成補助膜に開口窓を設け、この開口窓
を用いて基板あるいは半導体装置の構成膜に拡散層を形
成し、この開口窓内に形成した半導体装置の構成膜の側
壁に等方性エツチングにより傾斜面を形成するから、拡
散層と基板あるいは半導体装置の構成膜上に半導体装置
の構成膜とを同し開口窓を用いて位置ずれさせず形成す
ることが可能となり、かつ側壁に急、峻な段差を形成す
ることなく半導体装置の構成膜を形成することが可能と
なる。
膜上に形成した形成補助膜に開口窓を設け、この開口窓
を用いて基板あるいは半導体装置の構成膜に拡散層を形
成し、この開口窓内に形成した半導体装置の構成膜の側
壁に等方性エツチングにより傾斜面を形成するから、拡
散層と基板あるいは半導体装置の構成膜上に半導体装置
の構成膜とを同し開口窓を用いて位置ずれさせず形成す
ることが可能となり、かつ側壁に急、峻な段差を形成す
ることなく半導体装置の構成膜を形成することが可能と
なる。
［実施例］
以下第１図により本発明による一実施例として素子分離
用酸化膜とチャンネルストップ層との形成を工程順に詳
細ムこ説明する。
用酸化膜とチャンネルストップ層との形成を工程順に詳
細ムこ説明する。
まず第１図（ａ）に示すように例えば半導体基板１を９
００’Ｃの酸素と塩酸の雰囲気で４０分間酸化して半導
体基板１の表面に膜厚２００人のシリコン酸化膜２を形
成し、ついでＣＶＤ法により膜厚８，０００人ポリシリ
コン膜３を積層して形成する。
００’Ｃの酸素と塩酸の雰囲気で４０分間酸化して半導
体基板１の表面に膜厚２００人のシリコン酸化膜２を形
成し、ついでＣＶＤ法により膜厚８，０００人ポリシリ
コン膜３を積層して形成する。
つぎに第１図（ｂ）に示すように、フォトリソグラフィ
技術を用いて半導体基板１の素子分離領域の表面のポリ
シリコン膜３に反応性イオンエツチングにより開口窓３
ａを形成し、下記条件にて半導体基板１にイオンを注入
してチャンネルストップ層４を形成する。
技術を用いて半導体基板１の素子分離領域の表面のポリ
シリコン膜３に反応性イオンエツチングにより開口窓３
ａを形成し、下記条件にて半導体基板１にイオンを注入
してチャンネルストップ層４を形成する。
イオン種−−−−−−−−−−−−−−−−一−−−−
−−−−ボロン（Ｂ＋）注入エネルギー−−一−−−−
−−−−−−−−−−−−−−−−−３２ＫｅＶドーズ
量 −”−−−−−−−−−−−−−−−２Ｘ １０
” ｃｔｎ −２ついで第１図（Ｃ）に示すように、ポ
リシリコン膜３の表面及び開口窓３ａの中にＣＶＤ法に
より膜厚１Ｇ、００（１人のシリコン酸化膜５を形成す
る。
−−−−ボロン（Ｂ＋）注入エネルギー−−一−−−−
−−−−−−−−−−−−−−−−−３２ＫｅＶドーズ
量 −”−−−−−−−−−−−−−−−２Ｘ １０
” ｃｔｎ −２ついで第１図（Ｃ）に示すように、ポ
リシリコン膜３の表面及び開口窓３ａの中にＣＶＤ法に
より膜厚１Ｇ、００（１人のシリコン酸化膜５を形成す
る。
ここでポリシリコン膜３とシリコン酸化膜５との選択比
が２：１の等方性エツチング液を用いて第１図（ｄ）に
示すように、まずシリコン酸化膜５のエツチングを行い
、更にエツチングを行うとシリコン酸化膜５の周囲のポ
リシリコン膜３がエツチングされると同時に開口窓３ａ
内のシリコン酸化膜５もエツチングされるので第１図（
ｅ）に示すようにシリコン酸化膜５の側壁に４５°の傾
斜面が形成される。
が２：１の等方性エツチング液を用いて第１図（ｄ）に
示すように、まずシリコン酸化膜５のエツチングを行い
、更にエツチングを行うとシリコン酸化膜５の周囲のポ
リシリコン膜３がエツチングされると同時に開口窓３ａ
内のシリコン酸化膜５もエツチングされるので第１図（
ｅ）に示すようにシリコン酸化膜５の側壁に４５°の傾
斜面が形成される。
このようにＣＶＤ法により形成したポリシリコン膜３に
形成した開口窓３ａを用いてチャンネルストップ層４と
素子分離用の絶縁膜を形成するので、この等方性エツチ
ングをシリコン酸化膜２をストッパとしてポリシリコン
膜３が完全になくなるまて行うと、第１図（ｆ）に示す
ような側面に４５°の傾斜面を有する１１りＩ！ ４，
０００人の素子分離用のシリコン酸化膜５をチャンネル
ストップ層４と一致した位置に形成することが可能とな
る。
形成した開口窓３ａを用いてチャンネルストップ層４と
素子分離用の絶縁膜を形成するので、この等方性エツチ
ングをシリコン酸化膜２をストッパとしてポリシリコン
膜３が完全になくなるまて行うと、第１図（ｆ）に示す
ような側面に４５°の傾斜面を有する１１りＩ！ ４，
０００人の素子分離用のシリコン酸化膜５をチャンネル
ストップ層４と一致した位置に形成することが可能とな
る。
本実施例において用いた等方性エツチング液の選択比は
２：１であるが、この比率に限定される４）のでなく、
ｊ式沢比が異なる場合にはシリコン酸化膜５の側面の傾
斜角が異なった値になるので、必要に応してこの等方性
エツチング液を選ぶことが可能である。
２：１であるが、この比率に限定される４）のでなく、
ｊ式沢比が異なる場合にはシリコン酸化膜５の側面の傾
斜角が異なった値になるので、必要に応してこの等方性
エツチング液を選ぶことが可能である。
［発明の効果］
以」二の説明から明らかなように本発明によれば開口窓
を形成した形成補助膜を用いて、拡散層と側壁に傾斜面
を有する半導体装置の構成膜とを形成することが可能で
あり、拡散層と半導体装置の構成膜とを一致した位置に
形成することが可能となる等の利点があり、著しい信顛
性向上の効果が期待できる半導体装置の製造方法の提供
が可能となる。
を形成した形成補助膜を用いて、拡散層と側壁に傾斜面
を有する半導体装置の構成膜とを形成することが可能で
あり、拡散層と半導体装置の構成膜とを一致した位置に
形成することが可能となる等の利点があり、著しい信顛
性向上の効果が期待できる半導体装置の製造方法の提供
が可能となる。
第１図は本発明による一実施例を工程順に示ず側断面図
、 第２図は従来のＭＯＡＴ型の素子分離領域の形成方法を
工程順に示ず側断面図、 である。 図において、 １は半導体基板、 ２はシリコン酸化膜、 ３ばポリシリコン膜、 ３ａは開口窓、 ４はチャンネルストップ層、 ５はシリコン酸化膜、 を示ず。 へ
、 第２図は従来のＭＯＡＴ型の素子分離領域の形成方法を
工程順に示ず側断面図、 である。 図において、 １は半導体基板、 ２はシリコン酸化膜、 ３ばポリシリコン膜、 ３ａは開口窓、 ４はチャンネルストップ層、 ５はシリコン酸化膜、 を示ず。 へ
Claims (1)
- 【特許請求の範囲】 〔１〕基板あるいは半導体装置の構成膜（１）の表面に
別の半導体装置の構成膜（５）を形成する半導体装置の
製造方法であって、 前記基板あるいは半導体装置の構成膜（１）の表面の前
記別の半導体装置の構成膜（５）を形成すべき位置に、
開口窓（３ａ）を有する形成補助膜（３）を設ける工程
と、 前記開口窓（３ａ）内及び前記形成補助膜（３）の全表
面に別の半導体装置の構成膜（５）を形成する工程と、 前記形成補助膜（３）のエッチングレートが前記別の半
導体装置の構成膜（５）のエッチングレートよりも大な
るエッチング材料を用いてエッチングし、前記形成補助
膜（３）を選択的に除去して前記別の半導体装置の構成
膜（５）を前記基板あるいは半導体装置の構成膜（１）
の表面に形成する工程と、を含むことを特徴とする半導
体装置の製造方法。 〔２〕請求項１記載の半導体装置の製造方法において、 前記形成補助膜（３）に対するエッチングレートと前記
別の半導体装置の構成膜（５）に対するエッチングレー
トの比が、ほぼ１に等しいエッチング材料を用いてエッ
チングして前記形成補助膜（３）を除去し、側壁に勾配
を有する別の半導体装置の構成膜（５）を形成する工程
を含むことを特徴とする半導体装置の製造方法。 〔３〕請求項１記載の半導体装置の製造方法において、 前記開口窓（３ａ）内の基板あるいは半導体装置の構成
膜（１）の表面に拡散層（４）を形成し、該拡散層（４
）と前記別の半導体装置の構成膜（５）との位置合わせ
を行う工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12992590A JPH0425129A (ja) | 1990-05-18 | 1990-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12992590A JPH0425129A (ja) | 1990-05-18 | 1990-05-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425129A true JPH0425129A (ja) | 1992-01-28 |
Family
ID=15021806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12992590A Pending JPH0425129A (ja) | 1990-05-18 | 1990-05-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414352B2 (en) | 1997-09-11 | 2002-07-02 | Nec Corporation | Semiconductor device having an electronically insulating layer including a nitride layer |
-
1990
- 1990-05-18 JP JP12992590A patent/JPH0425129A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414352B2 (en) | 1997-09-11 | 2002-07-02 | Nec Corporation | Semiconductor device having an electronically insulating layer including a nitride layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524875B2 (en) | Method for manufacturing tapered opening using an anisotropic etch during the formation of a semiconductor device | |
| EP0146789A2 (en) | Process for forming isolating trenches in integrated circuit devices | |
| EP0113517B1 (en) | Method for forming an isolation region | |
| EP0421703A2 (en) | Encapsulation method for localized oxidation of silicon | |
| US6635945B1 (en) | Semiconductor device having element isolation structure | |
| JPH0580148B2 (ja) | ||
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JP2001102439A (ja) | 半導体装置の製造方法 | |
| JP2759872B2 (ja) | 半導体素子のトランジスタ製造方法 | |
| JPS6123657B2 (ja) | ||
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH0425129A (ja) | 半導体装置の製造方法 | |
| JPS6214439A (ja) | 半導体装置の製造方法 | |
| EP0601723B1 (en) | Integrated circuit fabrication | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JPS59217339A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH01241142A (ja) | 半導体装置の製造方法 | |
| JPH0268929A (ja) | 半導体装置の製造方法 | |
| JP3059749B2 (ja) | 半導体装置の製造方法 | |
| JPS63155747A (ja) | 半導体装置の製造方法 | |
| JPS6018930A (ja) | 半導体装置の製造法 | |
| JPH03266435A (ja) | 半導体装置およびその製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH04267336A (ja) | 半導体装置の製造方法 |