JPH0425630B2 - - Google Patents
Info
- Publication number
- JPH0425630B2 JPH0425630B2 JP18354784A JP18354784A JPH0425630B2 JP H0425630 B2 JPH0425630 B2 JP H0425630B2 JP 18354784 A JP18354784 A JP 18354784A JP 18354784 A JP18354784 A JP 18354784A JP H0425630 B2 JPH0425630 B2 JP H0425630B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- voltage
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000009499 grossing Methods 0.000 claims description 15
- 230000008054 signal transmission Effects 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、テープレコーダーに関し特に雑音信
号が出力されないようにしたミユーテイング回路
に係る。
号が出力されないようにしたミユーテイング回路
に係る。
(ロ) 従来の技術
テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され使用者に不快感を与えることにな
る。テープレコーダーより出力される雑音として
は動作切換に伴なつて発生するものがあるが、電
源の投入及び遮断に伴なつて発生する雑音が特に
大きく甚だしい場合にはスピーカーを破損せしめ
ることもある。斯かる雑音信号が出力されないよ
うにするためにミユーテイング回路と呼ばれる回
路を備えたテープレコーダーが普及しており、斯
かるミユーテイング回路としては、例えば実開昭
58−71215号公報に開示されたものがある。
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され使用者に不快感を与えることにな
る。テープレコーダーより出力される雑音として
は動作切換に伴なつて発生するものがあるが、電
源の投入及び遮断に伴なつて発生する雑音が特に
大きく甚だしい場合にはスピーカーを破損せしめ
ることもある。斯かる雑音信号が出力されないよ
うにするためにミユーテイング回路と呼ばれる回
路を備えたテープレコーダーが普及しており、斯
かるミユーテイング回路としては、例えば実開昭
58−71215号公報に開示されたものがある。
(ハ) 発明が解決しようとする問題点
前述した公報には、電源投入時及び電源遮断時
に発生する雑音が出力されないようにした技術が
開示されているが、斯かる技術における電源電圧
の検出動作は定電圧電源回路の出力電圧を検出す
ることによつて行なわれるのでミユーテイング動
作の開始時間が電源投入時及び電源遮断時遅れる
という問題がある。本発明は、斯かる点を改良し
たミユーテイング回路を提供しようとするもので
ある。
に発生する雑音が出力されないようにした技術が
開示されているが、斯かる技術における電源電圧
の検出動作は定電圧電源回路の出力電圧を検出す
ることによつて行なわれるのでミユーテイング動
作の開始時間が電源投入時及び電源遮断時遅れる
という問題がある。本発明は、斯かる点を改良し
たミユーテイング回路を提供しようとするもので
ある。
(ニ) 問題点を解決するための手段
本発明は信号伝送路を流れる信号を側路せしめ
るミユーテイング手段と、動作状態にあるとき該
ミユーテイング手段を動作せしめる信号を出力す
ると共にトリガー動作により所定時間動作状態に
なる反転回路と、定電圧回路から直流電圧が出力
されると所定時間動作状態になりその間前記反転
回路を動作状態にせしめる制御回路と、録音再生
切換スイツチに連動して切換えられると共に前記
反転回路をトリガーするトリガースイツチとより
成り、電源投入時と遮断時におけるミユーテイン
グ動作の開始を定電圧回路の入力側の電圧を利用
することによつて行なうようにしたものである。
るミユーテイング手段と、動作状態にあるとき該
ミユーテイング手段を動作せしめる信号を出力す
ると共にトリガー動作により所定時間動作状態に
なる反転回路と、定電圧回路から直流電圧が出力
されると所定時間動作状態になりその間前記反転
回路を動作状態にせしめる制御回路と、録音再生
切換スイツチに連動して切換えられると共に前記
反転回路をトリガーするトリガースイツチとより
成り、電源投入時と遮断時におけるミユーテイン
グ動作の開始を定電圧回路の入力側の電圧を利用
することによつて行なうようにしたものである。
(ホ) 作用
本発明は整流平滑回路によつて整流平滑された
直流電圧を定電圧化する定電圧回路の入力電圧の
電源投入時及び電源遮断時における立上がり及び
立下がり特性が定電圧回路の出力電圧の特性と比
較して早いという特性を利用してミユーテイング
動作を行なうようにしたものである。
直流電圧を定電圧化する定電圧回路の入力電圧の
電源投入時及び電源遮断時における立上がり及び
立下がり特性が定電圧回路の出力電圧の特性と比
較して早いという特性を利用してミユーテイング
動作を行なうようにしたものである。
(ヘ) 実施例
図示した回路は、本発明のミユーテイング回路
の一実施例であり、同図において、1は磁気テー
プに録音されている信号を再生する磁気ヘツド、
2は該磁気ヘツド1によつて再生された信号が印
加されると共に該信号を増幅する前置増幅回路、
3は該前置増幅回路2によつて増幅回された信号
が印加されると共にそのレベルを調整する可変抵
抗器、4は該可変抵抗器3によつてレベル調整さ
れた信号が入力されると共に該信号を増幅する主
増幅回路、5は該主増幅回路4によつて増幅され
た信号が印加されると共に大出力を有する増幅器
の入力端子に接続される出力端子である。6はコ
レクタが信号伝送路7に接続されていると共にエ
ミツタが接地されているミユーテイング用トラン
ジスターであり、導通状態にあるとき前記信号伝
送路7を流れる信号を側路する作用を有してい
る。8は商用交流電源に接続される電源端子、9
は電源投入時閉成される電源スイツチ、10は該
電源スイツチ9の閉成により入力される交流電源
を降圧する電源トランス、11は該電源トランス
10を通して入力される交流電源を整流平滑する
整流平滑回路であり、整流器12及び平滑用コン
デンサー13により構成されている。14は前記
整流平滑回路11によつて整流平滑された直流電
圧が印加されると共に該電圧を定電圧化し前記増
幅回路2,4に電源を供給する定電圧回路であ
り、トランジスター15、ツエナーダイオード1
6、バイアス抵抗17及びコンデンサー18,1
9より構成されている。20は前記整流平滑回路
11からの電流がツエナーダイオード21及び逆
流防止用ダイオード22を通して印加されるコン
デンサーであり、電源供給状態にあるとき常時充
電された状態にある。23は前記コンデンサー2
0の充電端子から動作電源が供給される第
1NAND回路24及び第2NAND回路25によつ
て構成されていると共にコンデンサー26及び抵
抗27によつて反転動作時間が設定されている反
転回路であり、前記ミユーテイング用トランジス
ター6の動作を制御するべく第1NAND回路24
の出力端子はツエナーダイオード28及び抵抗2
9を介して該ミユーテイング用トランジスター6
のベースに接続されている。30はテープレコー
ダーの録音動作と再生動作とを切換える録音再生
切換スイツチに連動して切換えられるがトリガー
スイツチであり、再生側端子P及び録音側端子R
は互いに接続されていると共に前記ツエナーダイ
オード21のアノードに接続されている。また前
記トリガースイツチ30の共通端子Cは抵抗31
を介して接地されていると共に抵抗32を介して
前記第1NAND回路24の入力端子に接続されて
いる。33は前記定電圧回路14によつて定電圧
化された電圧を前記コンデンサー20の充電端子
に印加せしめる逆流防止用ダイオード、34は前
記定電圧回路14により定電圧が出力されると所
定時間動作状態になると共に前記反転回路23を
動作状態にせしめる制御回路であり、コンデンサ
ー35及び抵抗36より成る時定数回路37、該
時定数回路37からベース電流が供給されると共
にエミツタが接地され、且つコレクタがダイオー
ド38を介して前記第1NAND回路24の入力端
子に接続されている制御トランジスター39等よ
り構成されている。40は前記制御トランジスタ
ー39のコレクタと接地間に接続されていると共
にチヤタリングを防止するコンデンサー、41は
該コンデンサー40に充電された電荷を放電せし
める作用を成す抵抗である。また反転回路23を
構成する抵抗27に並列接続されているダイオー
ド42はコンデンサー26の充電電荷を放電せし
める作用を成すものである。斯かる回路構成にお
いて、制御回路34を構成する時定数回路37の
時定数は反転回路23の反転動作時間よりも長く
なるように設定されている。
の一実施例であり、同図において、1は磁気テー
プに録音されている信号を再生する磁気ヘツド、
2は該磁気ヘツド1によつて再生された信号が印
加されると共に該信号を増幅する前置増幅回路、
3は該前置増幅回路2によつて増幅回された信号
が印加されると共にそのレベルを調整する可変抵
抗器、4は該可変抵抗器3によつてレベル調整さ
れた信号が入力されると共に該信号を増幅する主
増幅回路、5は該主増幅回路4によつて増幅され
た信号が印加されると共に大出力を有する増幅器
の入力端子に接続される出力端子である。6はコ
レクタが信号伝送路7に接続されていると共にエ
ミツタが接地されているミユーテイング用トラン
ジスターであり、導通状態にあるとき前記信号伝
送路7を流れる信号を側路する作用を有してい
る。8は商用交流電源に接続される電源端子、9
は電源投入時閉成される電源スイツチ、10は該
電源スイツチ9の閉成により入力される交流電源
を降圧する電源トランス、11は該電源トランス
10を通して入力される交流電源を整流平滑する
整流平滑回路であり、整流器12及び平滑用コン
デンサー13により構成されている。14は前記
整流平滑回路11によつて整流平滑された直流電
圧が印加されると共に該電圧を定電圧化し前記増
幅回路2,4に電源を供給する定電圧回路であ
り、トランジスター15、ツエナーダイオード1
6、バイアス抵抗17及びコンデンサー18,1
9より構成されている。20は前記整流平滑回路
11からの電流がツエナーダイオード21及び逆
流防止用ダイオード22を通して印加されるコン
デンサーであり、電源供給状態にあるとき常時充
電された状態にある。23は前記コンデンサー2
0の充電端子から動作電源が供給される第
1NAND回路24及び第2NAND回路25によつ
て構成されていると共にコンデンサー26及び抵
抗27によつて反転動作時間が設定されている反
転回路であり、前記ミユーテイング用トランジス
ター6の動作を制御するべく第1NAND回路24
の出力端子はツエナーダイオード28及び抵抗2
9を介して該ミユーテイング用トランジスター6
のベースに接続されている。30はテープレコー
ダーの録音動作と再生動作とを切換える録音再生
切換スイツチに連動して切換えられるがトリガー
スイツチであり、再生側端子P及び録音側端子R
は互いに接続されていると共に前記ツエナーダイ
オード21のアノードに接続されている。また前
記トリガースイツチ30の共通端子Cは抵抗31
を介して接地されていると共に抵抗32を介して
前記第1NAND回路24の入力端子に接続されて
いる。33は前記定電圧回路14によつて定電圧
化された電圧を前記コンデンサー20の充電端子
に印加せしめる逆流防止用ダイオード、34は前
記定電圧回路14により定電圧が出力されると所
定時間動作状態になると共に前記反転回路23を
動作状態にせしめる制御回路であり、コンデンサ
ー35及び抵抗36より成る時定数回路37、該
時定数回路37からベース電流が供給されると共
にエミツタが接地され、且つコレクタがダイオー
ド38を介して前記第1NAND回路24の入力端
子に接続されている制御トランジスター39等よ
り構成されている。40は前記制御トランジスタ
ー39のコレクタと接地間に接続されていると共
にチヤタリングを防止するコンデンサー、41は
該コンデンサー40に充電された電荷を放電せし
める作用を成す抵抗である。また反転回路23を
構成する抵抗27に並列接続されているダイオー
ド42はコンデンサー26の充電電荷を放電せし
める作用を成すものである。斯かる回路構成にお
いて、制御回路34を構成する時定数回路37の
時定数は反転回路23の反転動作時間よりも長く
なるように設定されている。
以上の如く本発明のミユーテイング回路は構成
されており、次に斯かる回路の動作について説明
する。図示した状態は非電源供給状態であり、こ
の状態において電源スイツチ9を閉成すると電源
トランス10によつて降圧された交流電源が整流
平滑回路11に印加されて直流電圧に変換され
る。前記整流平滑回路11によつて整流平滑され
た直流電圧は定電圧回路14によつて定電化され
た後前置増幅回路2及び主増幅回路4に供給され
る。電源スイツチ9を閉成すると斯かる動作が行
なわれて電源供給が行なわれるが整流平滑回路1
1の出力端子Aの電圧は定電圧回路14の出力端
子Bの電圧よりも早く上昇する。従つて電源スイ
ツチ9が閉成されると整流平滑回路11の出力端
子Aよりツエナーダイオード21及び逆流防止用
ダイオード22を通してコンデンサー20に充電
電流が流れ、該コンデンサー20は直ちに充電さ
れる。該コンデンサー20の充電が行なわれると
その充電端子より反転回路23を構成する第
1NAND回路24及び第2NAND回路25に動作
電源が供給される。前記第1NAND回路24に電
源が供給されると該第1NAND回路24の一方の
入力端子のレベルはL(低い)レベルにあるため
該第1NAND回路24の出力端子にはH(高い)
レベルの信号が出力される。該第1NAND回路2
4の出力端子にHレベルの信号が出力されると第
2NAND回路25の出力がLレベルになるのでコ
ンデンサー26の充電電流が無くなるまで第
1NAND回路24の出力端子にはHレベルの信号
が出力される。また定電圧回路14の出力端子B
に定電圧化された直流電圧が出力されると時定数
回路37を通して制御トランジスター39のベー
スにバイアス電流が流れ、該制御トランジスター
39は所定時間導通状態に保持される。該制御ト
ランジスター39が導通状態にあるとき第
1NAND回路24の入力端子はLレベルに保持さ
れるため該第1NAND回路24の出力端子にはH
レベルの信号が出力されることになる。従つて電
源スイツチ9が閉成された時から定電圧回路14
から定電圧化された直流電圧が出力された後所定
時間経過するまでの間反転回路23を構成する第
1NAND回路24の出力端子にはHレベルの信号
が出力されることになる。それ故該第1NAND回
路24からの信号がツエナーダイオード28及び
抵抗29を介して印加されるミユーテイング用ト
ランジスター6はその間導通状態に保持され、該
ミユーテイング用トランジスター6によつて信号
伝送路7が接地されるので雑音等の信号が出力端
子5に出力されることはない。電源スイツチ9の
閉成後所定時間経過すると制御トランジスター3
9が非導通状態に反転し第1NAND回路24の入
力信号のレベルがHレベルになるため該第
1NAND回路24の出力信号はHレベルよりLレ
ベルになる。該第1NAND回路24の出力信号が
Lレベルになると導通状態にあつたミユーテイン
グ用トランジスター6が非導通状態に反転せしめ
られる。斯かる状態において再生操作をするとテ
ープレコーダーは再生動作状態になり、磁気ヘツ
ド1によつて磁気テープに録音されている信号が
再生される。前記磁気ヘツド1によつて再生され
た信号は前置増幅回路2によつて増幅された後可
変抵抗器3に印加される。該可変抵抗器3に印加
された再生信号はレベル調整されて主増幅回路4
に入力され、該主増幅回路4によつて増幅された
後出力端子5に出力される。該出力端子5に出力
された再生信号は大出力を有する増幅器によつて
増幅された後スピーカーに印加されて放音され
る。
されており、次に斯かる回路の動作について説明
する。図示した状態は非電源供給状態であり、こ
の状態において電源スイツチ9を閉成すると電源
トランス10によつて降圧された交流電源が整流
平滑回路11に印加されて直流電圧に変換され
る。前記整流平滑回路11によつて整流平滑され
た直流電圧は定電圧回路14によつて定電化され
た後前置増幅回路2及び主増幅回路4に供給され
る。電源スイツチ9を閉成すると斯かる動作が行
なわれて電源供給が行なわれるが整流平滑回路1
1の出力端子Aの電圧は定電圧回路14の出力端
子Bの電圧よりも早く上昇する。従つて電源スイ
ツチ9が閉成されると整流平滑回路11の出力端
子Aよりツエナーダイオード21及び逆流防止用
ダイオード22を通してコンデンサー20に充電
電流が流れ、該コンデンサー20は直ちに充電さ
れる。該コンデンサー20の充電が行なわれると
その充電端子より反転回路23を構成する第
1NAND回路24及び第2NAND回路25に動作
電源が供給される。前記第1NAND回路24に電
源が供給されると該第1NAND回路24の一方の
入力端子のレベルはL(低い)レベルにあるため
該第1NAND回路24の出力端子にはH(高い)
レベルの信号が出力される。該第1NAND回路2
4の出力端子にHレベルの信号が出力されると第
2NAND回路25の出力がLレベルになるのでコ
ンデンサー26の充電電流が無くなるまで第
1NAND回路24の出力端子にはHレベルの信号
が出力される。また定電圧回路14の出力端子B
に定電圧化された直流電圧が出力されると時定数
回路37を通して制御トランジスター39のベー
スにバイアス電流が流れ、該制御トランジスター
39は所定時間導通状態に保持される。該制御ト
ランジスター39が導通状態にあるとき第
1NAND回路24の入力端子はLレベルに保持さ
れるため該第1NAND回路24の出力端子にはH
レベルの信号が出力されることになる。従つて電
源スイツチ9が閉成された時から定電圧回路14
から定電圧化された直流電圧が出力された後所定
時間経過するまでの間反転回路23を構成する第
1NAND回路24の出力端子にはHレベルの信号
が出力されることになる。それ故該第1NAND回
路24からの信号がツエナーダイオード28及び
抵抗29を介して印加されるミユーテイング用ト
ランジスター6はその間導通状態に保持され、該
ミユーテイング用トランジスター6によつて信号
伝送路7が接地されるので雑音等の信号が出力端
子5に出力されることはない。電源スイツチ9の
閉成後所定時間経過すると制御トランジスター3
9が非導通状態に反転し第1NAND回路24の入
力信号のレベルがHレベルになるため該第
1NAND回路24の出力信号はHレベルよりLレ
ベルになる。該第1NAND回路24の出力信号が
Lレベルになると導通状態にあつたミユーテイン
グ用トランジスター6が非導通状態に反転せしめ
られる。斯かる状態において再生操作をするとテ
ープレコーダーは再生動作状態になり、磁気ヘツ
ド1によつて磁気テープに録音されている信号が
再生される。前記磁気ヘツド1によつて再生され
た信号は前置増幅回路2によつて増幅された後可
変抵抗器3に印加される。該可変抵抗器3に印加
された再生信号はレベル調整されて主増幅回路4
に入力され、該主増幅回路4によつて増幅された
後出力端子5に出力される。該出力端子5に出力
された再生信号は大出力を有する増幅器によつて
増幅された後スピーカーに印加されて放音され
る。
以上の如く電源投入時におけるミユーテイング
動作は行なわれるが次に録音再生切換時のミユー
テイング動作について説明する。使用者が録音操
作をすると録音再生切換スイツチが録音側に切換
えられるが、斯かる切換に連動してトリガースイ
ツチ30が図示した状態の反対側に切換えられ
る。該トリガースイツチ30が図示した状態の反
対側に切換えられるとその切換の途中においてそ
の共通端子Cが再生側端子P及び録音側端子Rよ
り切離された状態になる。その結果、第1NAND
回路24の入力信号がHレベルよりLレベルにな
り、反転回路23のトリガー動作が行なわれるこ
とになる。該反転回路23のトリガー動作が行な
われると該反転回路23は所定時間動作状態にな
り、その間第1NAND回路24の出力端子にHレ
ベルの信号が出力される。従つてその間ミユーテ
イング用トランジスター6が導通状態となり、信
号伝送路7を接地するので録音再生切換スイツチ
の切換に伴なつて発生する雑音が出力端子5に出
力されることはない。このような録音再生切換ス
イツチの再生側より録音側への切換に伴なつて発
生する雑音のミユーテイング動作は行なわれるが
録音側より再生側への切換時に発生する雑音のミ
ユーテイング動作も同様に行なわれるのでその説
明は省略する。
動作は行なわれるが次に録音再生切換時のミユー
テイング動作について説明する。使用者が録音操
作をすると録音再生切換スイツチが録音側に切換
えられるが、斯かる切換に連動してトリガースイ
ツチ30が図示した状態の反対側に切換えられ
る。該トリガースイツチ30が図示した状態の反
対側に切換えられるとその切換の途中においてそ
の共通端子Cが再生側端子P及び録音側端子Rよ
り切離された状態になる。その結果、第1NAND
回路24の入力信号がHレベルよりLレベルにな
り、反転回路23のトリガー動作が行なわれるこ
とになる。該反転回路23のトリガー動作が行な
われると該反転回路23は所定時間動作状態にな
り、その間第1NAND回路24の出力端子にHレ
ベルの信号が出力される。従つてその間ミユーテ
イング用トランジスター6が導通状態となり、信
号伝送路7を接地するので録音再生切換スイツチ
の切換に伴なつて発生する雑音が出力端子5に出
力されることはない。このような録音再生切換ス
イツチの再生側より録音側への切換に伴なつて発
生する雑音のミユーテイング動作は行なわれるが
録音側より再生側への切換時に発生する雑音のミ
ユーテイング動作も同様に行なわれるのでその説
明は省略する。
以上の如く、電源投入時及び録音再生切換時の
ミユーテイング動作は行なわれるが次に電源スイ
ツチ9の開放による電源遮断時のミユーテイング
動作について説明する。前記電源スイツチ9を開
放すると整流平滑回路11の出力端子A及び定電
圧回路14の出力端子Bの電圧が共に降下するが
定電圧回路14の出力端子Bの電圧は整流平滑回
路11の出力端子Aの電圧よりも遅れて降下する
ことになる。前記整流平滑回路11の出力端子A
の電圧が降下するとトリガースイツチ30を介し
て該出力端子Aに入力端子が接続されている第
1NAND回路24の出力がHレベルになる。そし
て該第1NAND回路24の出力端子にHレベルの
信号が出力されている時間は、コンデンサー20
に充電されていた電荷が放電される時間によつて
決定されるがコンデンサー20への充電は定電圧
回路14の出力端子Bからの電流によつても行な
われているため定電圧回路14の出力端子Bの電
圧が降下した後所定時間経過するまでHレベルの
信号が出力されることになる。それ故その間ミユ
ーテイング用トランジスター6は導通状態にあつ
て信号伝送路7を接地するので電源遮断に伴なう
雑音が出力端子5に出力されることはない。
ミユーテイング動作は行なわれるが次に電源スイ
ツチ9の開放による電源遮断時のミユーテイング
動作について説明する。前記電源スイツチ9を開
放すると整流平滑回路11の出力端子A及び定電
圧回路14の出力端子Bの電圧が共に降下するが
定電圧回路14の出力端子Bの電圧は整流平滑回
路11の出力端子Aの電圧よりも遅れて降下する
ことになる。前記整流平滑回路11の出力端子A
の電圧が降下するとトリガースイツチ30を介し
て該出力端子Aに入力端子が接続されている第
1NAND回路24の出力がHレベルになる。そし
て該第1NAND回路24の出力端子にHレベルの
信号が出力されている時間は、コンデンサー20
に充電されていた電荷が放電される時間によつて
決定されるがコンデンサー20への充電は定電圧
回路14の出力端子Bからの電流によつても行な
われているため定電圧回路14の出力端子Bの電
圧が降下した後所定時間経過するまでHレベルの
信号が出力されることになる。それ故その間ミユ
ーテイング用トランジスター6は導通状態にあつ
て信号伝送路7を接地するので電源遮断に伴なう
雑音が出力端子5に出力されることはない。
尚、本実施例では電源スイツチ9の開閉によつ
て電源の遮断及び供給を行なつた場合の動作につ
いて説明したが、該電源スイツチ9を閉成したま
までタイマー装置によつて電源供給を制御する場
合にも同様な動作を行なうことが出来る。
て電源の遮断及び供給を行なつた場合の動作につ
いて説明したが、該電源スイツチ9を閉成したま
までタイマー装置によつて電源供給を制御する場
合にも同様な動作を行なうことが出来る。
(ト) 発明の効果
本発明のミユーテイング回路は電源投入時及び
電源遮断時だけでなく録音再生切換動作に伴なつ
て発生する雑音が信号として出力されることを抑
えることが出来るので、大出力を有する増幅器に
接続されて使用されるテープレコーダーに実施し
た場合に大きな効果を奏するものである。また、
電源投入時及び遮断時の電源電圧の検出動作を定
電圧回路の入力側にて行なうようにしたのでミユ
ーテイング動作の開始を早くすることが出来、雑
音信号の出力動作を確実に抑えることが出来ると
いう利点を本発明のミユーテイング回路は有して
いる。
電源遮断時だけでなく録音再生切換動作に伴なつ
て発生する雑音が信号として出力されることを抑
えることが出来るので、大出力を有する増幅器に
接続されて使用されるテープレコーダーに実施し
た場合に大きな効果を奏するものである。また、
電源投入時及び遮断時の電源電圧の検出動作を定
電圧回路の入力側にて行なうようにしたのでミユ
ーテイング動作の開始を早くすることが出来、雑
音信号の出力動作を確実に抑えることが出来ると
いう利点を本発明のミユーテイング回路は有して
いる。
図示した回路は、本発明のミユーテイング回路
の一実施例である。 主な図番の説明、2…前置増幅回路、4…主増
幅回路、5…出力端子、6…ミユーテイング用ト
ランジスター、7…信号伝送路、9…電源スイツ
チ、11…整流平滑回路、14…定電圧回路、2
2,33…逆流防止用ダイオード、23…反転回
路、24…第1NAND回路、25…第2NAND回
路、30…トリガースイツチ、34…制御回路、
37…時定数回路、39…制御トランジスター。
の一実施例である。 主な図番の説明、2…前置増幅回路、4…主増
幅回路、5…出力端子、6…ミユーテイング用ト
ランジスター、7…信号伝送路、9…電源スイツ
チ、11…整流平滑回路、14…定電圧回路、2
2,33…逆流防止用ダイオード、23…反転回
路、24…第1NAND回路、25…第2NAND回
路、30…トリガースイツチ、34…制御回路、
37…時定数回路、39…制御トランジスター。
Claims (1)
- 1 交流電源を直流電源に整流平滑する整流平滑
回路と、該整流平滑回路により整流平滑された直
流電圧が印加されると共に該電圧を定電圧化する
定電圧回路と、電源供給状態にあるとき逆流防止
用ダイオードを通して前記整流平滑回路より得ら
れる電流によつて常時充電された状態にあるコン
デンサーと、動作状態にあるとき信号伝送路を流
れる信号を側路せしめるミユーテイング手段と、
前記コンデンサーの充電端子から動作電源が供給
されると共に動作状態にあるとき前記ミユーテイ
ング手段を動作状態にせしめる信号を出力し、且
つトリガー動作により所定時間動作状態に反転す
る反転回路と、前記定電圧回路から直流電圧が出
力されると所定時間動作状態になりその間前記反
転回路を動作状態にせしめる制御回路と、録音再
生切換スイツチに連動して切換えられると共にそ
の切換動作時前記反転回路をトリガーし、且つ電
源遮断に伴う前記整流平滑回路の出力電圧の低下
時前記反転回路をトリガーせしめるトリガースイ
ツチとより成り、電源投入時には前記制御回路に
より設定される所定時間前記反転回路を動作状態
にせしめると共に録音再生切換動作時には前記反
転回路により設定される所定時間該反転回路を動
作状態にせしめ、且つ電源遮断時には前記コンデ
ンサーに充電されている電荷が放電されるまで前
記反転回路を動作状態にせしめるようにしたこと
を特徴とするテープレコーダーのミユーテイング
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354784A JPS6161207A (ja) | 1984-08-31 | 1984-08-31 | テープレコーダーのミューテイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354784A JPS6161207A (ja) | 1984-08-31 | 1984-08-31 | テープレコーダーのミューテイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6161207A JPS6161207A (ja) | 1986-03-29 |
| JPH0425630B2 true JPH0425630B2 (ja) | 1992-05-01 |
Family
ID=16137716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18354784A Granted JPS6161207A (ja) | 1984-08-31 | 1984-08-31 | テープレコーダーのミューテイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161207A (ja) |
-
1984
- 1984-08-31 JP JP18354784A patent/JPS6161207A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6161207A (ja) | 1986-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0425630B2 (ja) | ||
| US4504874A (en) | Tape recorder | |
| JPH0413789Y2 (ja) | ||
| JPS6145620Y2 (ja) | ||
| JPS634293Y2 (ja) | ||
| JPS634292Y2 (ja) | ||
| JP2512951Y2 (ja) | ミュ―ティング回路 | |
| JPS634247Y2 (ja) | ||
| US4366513A (en) | Tape recorder with noise blanking circuit | |
| JPH0325342Y2 (ja) | ||
| JPS634288Y2 (ja) | ||
| JPS6145621Y2 (ja) | ||
| JPS634291Y2 (ja) | ||
| JPS6017046Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPH0633578Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPH0425661Y2 (ja) | ||
| JPH021731Y2 (ja) | ||
| JPS604305Y2 (ja) | ミユ−テイング回路 | |
| JPS604306Y2 (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
| JP2530594Y2 (ja) | テープレコーダーのミユーテイング回路 | |
| JPH0320889Y2 (ja) | ||
| JPS5853690Y2 (ja) | テ−プレコ−ダ− | |
| JPH0145149Y2 (ja) | ||
| JPS606892Y2 (ja) | テ−プレコ−ダ−のミユーテイング回路 | |
| JPS634290Y2 (ja) |