JPH04256321A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04256321A JPH04256321A JP3017808A JP1780891A JPH04256321A JP H04256321 A JPH04256321 A JP H04256321A JP 3017808 A JP3017808 A JP 3017808A JP 1780891 A JP1780891 A JP 1780891A JP H04256321 A JPH04256321 A JP H04256321A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- polysilicon layer
- opening
- conductivity type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000000605 extraction Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
バイポーラトランジスタを有する半導体装置に関する。
バイポーラトランジスタを有する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図２（ａ），（ｂ
）に示すように、Ｐ型シリコン基板１の上に順次形成し
たＮ＋ 型埋込層２及びＮ型エピタキシャル層３及び酸
化シリコン膜４と、酸化シリコン膜４に設けた開口部に
埋込んで設けたＰ型のポリシリコン層９と、ポリシリコ
ン層９を含む表面に選択的に設けたベース引出電極用の
ポリシリコン層５と、ポリシリコン層５を含む表面に設
けて表面を平坦化した絶縁膜６と、絶縁膜６及びポリシ
リコン層５，９を選択的に順次エッチングして設けたエ
ミッタ開口部７の側面にポリシリコン層５からの拡散を
防ぐ側壁窒化シリコン膜８と、ポリシリコン層９を含む
開口部の側面に設けた側壁窒化シリコン膜１２と、熱処
理によりポリシリコン層９からホウ素を拡散して形成し
たＰ型ベース引き出し領域１０とイオン注入により形成
されたベース領域１１と、側壁窒化シリコン膜１２の内
側に設けたＮ型ポリシリコン層１３と、熱処理によるポ
リシリコン層１３からの拡散により形成したエミッタ領
域１４を有して形成される。ベース引出領域１０に接続
されているポリシリコン層５の上の絶縁膜６に設けたベ
ース電極開口部１５を設け、エミッタ電極１６とベース
電極１７をそれぞれ形成する。
）に示すように、Ｐ型シリコン基板１の上に順次形成し
たＮ＋ 型埋込層２及びＮ型エピタキシャル層３及び酸
化シリコン膜４と、酸化シリコン膜４に設けた開口部に
埋込んで設けたＰ型のポリシリコン層９と、ポリシリコ
ン層９を含む表面に選択的に設けたベース引出電極用の
ポリシリコン層５と、ポリシリコン層５を含む表面に設
けて表面を平坦化した絶縁膜６と、絶縁膜６及びポリシ
リコン層５，９を選択的に順次エッチングして設けたエ
ミッタ開口部７の側面にポリシリコン層５からの拡散を
防ぐ側壁窒化シリコン膜８と、ポリシリコン層９を含む
開口部の側面に設けた側壁窒化シリコン膜１２と、熱処
理によりポリシリコン層９からホウ素を拡散して形成し
たＰ型ベース引き出し領域１０とイオン注入により形成
されたベース領域１１と、側壁窒化シリコン膜１２の内
側に設けたＮ型ポリシリコン層１３と、熱処理によるポ
リシリコン層１３からの拡散により形成したエミッタ領
域１４を有して形成される。ベース引出領域１０に接続
されているポリシリコン層５の上の絶縁膜６に設けたベ
ース電極開口部１５を設け、エミッタ電極１６とベース
電極１７をそれぞれ形成する。
【０００３】
【発明が解決しようとする課題】一般に、ＥＣＬなどの
バイポーラ非飽和回路の動作時間Ｔは接合容量ＣＴ ，
拡散容量ＣＤ ，ベース抵抗ｒｂｂ，負荷抵抗ＲＬ か
らＴ＝（ＣＴ ＋ＣＤ ）（ｒｂｂ＋ＲＬ ）と近似で
きるので動作時間向上のためにはｒｂｂの一部である真
性ベース抵抗を減らすのは有効である。
バイポーラ非飽和回路の動作時間Ｔは接合容量ＣＴ ，
拡散容量ＣＤ ，ベース抵抗ｒｂｂ，負荷抵抗ＲＬ か
らＴ＝（ＣＴ ＋ＣＤ ）（ｒｂｂ＋ＲＬ ）と近似で
きるので動作時間向上のためにはｒｂｂの一部である真
性ベース抵抗を減らすのは有効である。
【０００４】この従来のトランジスタで真性ベース抵抗
を低減するためにはエミッタの幅を小さくする必要があ
る。しかし、エミッタの幅を小さくすると図２（ｂ）に
示すように、エミッタ電極となる金属がエミッタ開口部
内へ殆ど埋込まれないので多結晶シリコン層のみで開口
部の上まで引き出さねばならなくなり、負荷的なエミッ
タ抵抗が増加されるので、例えばＥＣＬ回路ではベース
入力電圧の遷移に対するコレクタ出力電圧の追随がにぶ
くなったり、種々の大きさのエミッタでエミッタの電流
密度を定められた値にするエミッタ・ベース間電圧の値
のばらつきが大きくなる等の問題点がある。
を低減するためにはエミッタの幅を小さくする必要があ
る。しかし、エミッタの幅を小さくすると図２（ｂ）に
示すように、エミッタ電極となる金属がエミッタ開口部
内へ殆ど埋込まれないので多結晶シリコン層のみで開口
部の上まで引き出さねばならなくなり、負荷的なエミッ
タ抵抗が増加されるので、例えばＥＣＬ回路ではベース
入力電圧の遷移に対するコレクタ出力電圧の追随がにぶ
くなったり、種々の大きさのエミッタでエミッタの電流
密度を定められた値にするエミッタ・ベース間電圧の値
のばらつきが大きくなる等の問題点がある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
一導電型半導体層の上に設けたベース引出電極用の逆導
電型ポリシリコン層と、前記逆導電型ポリシリコン層に
設けた開口部の前記半導体層内に設けた逆導電型のベー
ス領域と、前記開口部の側面に設けた側壁絶縁膜の内側
に設けたエミッタ開口部と、前記エミッタ開口部に設け
た一導電型ポリシリコン層と、前記一導電型ポリシリコ
ン層に整合して前記ベース領域の表面に設けた一導電型
エミッタ領域とを有する半導体装置において、前記エミ
ッタ開口部の一部が広い幅を有している。
一導電型半導体層の上に設けたベース引出電極用の逆導
電型ポリシリコン層と、前記逆導電型ポリシリコン層に
設けた開口部の前記半導体層内に設けた逆導電型のベー
ス領域と、前記開口部の側面に設けた側壁絶縁膜の内側
に設けたエミッタ開口部と、前記エミッタ開口部に設け
た一導電型ポリシリコン層と、前記一導電型ポリシリコ
ン層に整合して前記ベース領域の表面に設けた一導電型
エミッタ領域とを有する半導体装置において、前記エミ
ッタ開口部の一部が広い幅を有している。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１（ａ），（ｂ）は本発明の一実施例を
示す平面図及びＡ−Ａ′線断面図である。
示す平面図及びＡ−Ａ′線断面図である。
【０００８】図１（ａ），（ｂ）に示すように、エミッ
タ開口部７の一部に幅の広い部分を設けた以外は従来例
と同様の構成を有しており、エミッタ開口部の幅の狭い
部分では真性ベース抵抗は低下するが側壁窒化シリコン
膜１２の内側のエミッタ開口部８の幅が、例えばポリシ
リコン層１３の厚さ０．２５μｍの２倍の０．５μｍ以
下になるとエミッタ電極１６の金属がエミッタ開口部８
内に入らないので幅の狭い領域でのエミッタ領域１４か
らエミッタ電極１６に至るまでの抵抗は高くなる。しか
しエミッタの幅が広い部分では図１（ｂ）に示すように
エミッタ電極金属が開口部内まで入り込んでいるのでエ
ミッタ電流はこちらを流れエミッタ全体の抵抗の増大は
おさえられることになる。
タ開口部７の一部に幅の広い部分を設けた以外は従来例
と同様の構成を有しており、エミッタ開口部の幅の狭い
部分では真性ベース抵抗は低下するが側壁窒化シリコン
膜１２の内側のエミッタ開口部８の幅が、例えばポリシ
リコン層１３の厚さ０．２５μｍの２倍の０．５μｍ以
下になるとエミッタ電極１６の金属がエミッタ開口部８
内に入らないので幅の狭い領域でのエミッタ領域１４か
らエミッタ電極１６に至るまでの抵抗は高くなる。しか
しエミッタの幅が広い部分では図１（ｂ）に示すように
エミッタ電極金属が開口部内まで入り込んでいるのでエ
ミッタ電流はこちらを流れエミッタ全体の抵抗の増大は
おさえられることになる。
【０００９】なお、エミッタ開口部７の形状は図１（ａ
）に示すように、エミッタ領域の一方の端部に幅の広い
領域を設けたＴ字形以外にエミッタ領域の両端に幅の広
い領域を設けたエ字形又はコ字形等の形状を形成しても
良い。
）に示すように、エミッタ領域の一方の端部に幅の広い
領域を設けたＴ字形以外にエミッタ領域の両端に幅の広
い領域を設けたエ字形又はコ字形等の形状を形成しても
良い。
【００１０】
【発明の効果】以上説明したように本発明はエミッタ開
口部の一部に幅の広い領域を設けることにより、全体の
エミッタ抵抗を低く抑えながら真性ベース抵抗を下げる
ことができる。
口部の一部に幅の広い領域を設けることにより、全体の
エミッタ抵抗を低く抑えながら真性ベース抵抗を下げる
ことができる。
【図１】本発明の一実施例を示す平面図及びＡ−Ａ′線
断面図である。
断面図である。
【図２】従来の半導体装置の一例を示す平面図及びＢ−
Ｂ′線断面図である。
Ｂ′線断面図である。
１ Ｐ型シリコン基板
２ Ｎ＋ 型埋込層
３ Ｎ型エピタキシャル層
４ 酸化シリコン膜
５ Ｐ型ポリシリコン層
６ 絶縁膜
７ エミッタ開口部
８ 側壁窒化シリコン膜
９ Ｐ型ポリシリコン層
１０ Ｐ型ベース引き出し領域
１１ ベース領域
１２ 側壁窒化シリコン膜
１３ Ｎ型ポリシリコン層
１４ エミッタ領域
１５ ベース電極開口部
１６ エミッタ電極
１７ ベース電極
Claims (2)
- 【請求項１】 一導電型半導体層の上に設けたベース
引出電極用の逆導電型ポリシリコン層と、前記逆導電型
ポリシリコン層に設けた開口部の前記半導体層内に設け
た逆導電型のベース領域と、前記開口部の側面に設けた
側壁絶縁膜の内側に設けたエミッタ開口部と、前記エミ
ッタ開口部に設けた一導電型ポリシリコン層と、前記一
導電型ポリシリコン層に整合して前記ベース領域の表面
に設けた一導電型エミッタ領域とを有する半導体装置に
おいて、前記エミッタ開口部の一部が広い幅を有してい
ることを特徴とする半導体装置。 - 【請求項２】 エミッタ開口部の両端の幅が局所的に
広く形成された請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017808A JPH04256321A (ja) | 1991-02-08 | 1991-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017808A JPH04256321A (ja) | 1991-02-08 | 1991-02-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256321A true JPH04256321A (ja) | 1992-09-11 |
Family
ID=11954031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017808A Pending JPH04256321A (ja) | 1991-02-08 | 1991-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04256321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026451A1 (en) * | 1994-03-15 | 1998-06-18 | National Semiconductor Corporation | Bicmos device and method for producing the same |
-
1991
- 1991-02-08 JP JP3017808A patent/JPH04256321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026451A1 (en) * | 1994-03-15 | 1998-06-18 | National Semiconductor Corporation | Bicmos device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60124869A (ja) | トランジスタの製造方法 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JPH049378B2 (ja) | ||
| JPH04256321A (ja) | 半導体装置 | |
| JPH0555594A (ja) | 縦型電界効果トランジスタ | |
| JP2504547B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| US5077594A (en) | Integrated high voltage transistors having minimum transistor to transistor crosstalk | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPS62154779A (ja) | 半導体集積回路装置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP2716785B2 (ja) | ラテラルバイポーラトランジスタ型半導体装置 | |
| JPH05283432A (ja) | 縦型電界効果トランジスタおよびその製造方法 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JPS608629B2 (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH01120060A (ja) | 半導体装置 | |
| JPS63262869A (ja) | 半導体集積回路装置 | |
| JPS63107065A (ja) | 半導体集積回路装置 | |
| JPS5965477A (ja) | 半導体装置およびその製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 |