JPH04257272A - 半導体歪センサおよびその製造方法 - Google Patents
半導体歪センサおよびその製造方法Info
- Publication number
- JPH04257272A JPH04257272A JP1894491A JP1894491A JPH04257272A JP H04257272 A JPH04257272 A JP H04257272A JP 1894491 A JP1894491 A JP 1894491A JP 1894491 A JP1894491 A JP 1894491A JP H04257272 A JPH04257272 A JP H04257272A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- layer
- strain sensor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ロードセルとして使
用される半導体歪センサおよびその製造方法に関する。
用される半導体歪センサおよびその製造方法に関する。
【０００２】
【従来の技術】従来、ロードセルとして使用される半導
体歪センサのゲージ抵抗を形成する手段として、例えば
シリコン単結晶で構成される半導体基板の表面に、ピエ
ゾ抵抗材料の層を形成し、これを所定のパターンにエッ
チングすることが一般的に行われている。そして、この
ピエゾ抵抗層の中央部分に荷重を伝達するためのロッド
を接合してロードセルを構成している。
体歪センサのゲージ抵抗を形成する手段として、例えば
シリコン単結晶で構成される半導体基板の表面に、ピエ
ゾ抵抗材料の層を形成し、これを所定のパターンにエッ
チングすることが一般的に行われている。そして、この
ピエゾ抵抗層の中央部分に荷重を伝達するためのロッド
を接合してロードセルを構成している。
【０００３】また、半導体基板の表面にイオンを打ち込
み、熱拡散、エピタキシャル成長等によって所定のパタ
ーンのピエゾ抵抗層を形成することも考えられる。しか
し、この様なＰＮ接合によってピエゾ抵抗層によるゲー
ジ抵抗を形成しようとする場合、例えば半導体基板の表
面に熱酸化膜を形成すると共に、この熱酸化膜を所定の
パターンにしたがってエッチング除去し、この熱酸化膜
パターンをマスクとして半導体基板表面部にボロン等の
イオンを打ち込む。
み、熱拡散、エピタキシャル成長等によって所定のパタ
ーンのピエゾ抵抗層を形成することも考えられる。しか
し、この様なＰＮ接合によってピエゾ抵抗層によるゲー
ジ抵抗を形成しようとする場合、例えば半導体基板の表
面に熱酸化膜を形成すると共に、この熱酸化膜を所定の
パターンにしたがってエッチング除去し、この熱酸化膜
パターンをマスクとして半導体基板表面部にボロン等の
イオンを打ち込む。
【０００４】その後、この打ち込まれたイオンを熱処理
によって拡散し、半導体基板の表面部に所定のパターン
のピエゾ抵抗層が構成されるようにし、その後マスクと
して使用された熱酸化膜を除去して、半導体基板の表面
部に荷重伝達用のロッドを接合している。
によって拡散し、半導体基板の表面部に所定のパターン
のピエゾ抵抗層が構成されるようにし、その後マスクと
して使用された熱酸化膜を除去して、半導体基板の表面
部に荷重伝達用のロッドを接合している。
【０００５】この様にしてゲージ抵抗を形成した場合、
このゲージ抵抗部分が半導体基板の他の表面よりもへこ
んだ状態となり、ゲージ抵抗の表面が半導体基板の表面
と一致しなくなる。この状態で半導体基板の表面にロッ
ドを接合すると、このロッドの荷重伝達面が半導体基板
の表面に接触し、ゲージ抵抗に対して荷重が伝達される
構造とはならない。すなわち、正確に荷重の大きさを測
定するロードセルを構成できなくなる。
このゲージ抵抗部分が半導体基板の他の表面よりもへこ
んだ状態となり、ゲージ抵抗の表面が半導体基板の表面
と一致しなくなる。この状態で半導体基板の表面にロッ
ドを接合すると、このロッドの荷重伝達面が半導体基板
の表面に接触し、ゲージ抵抗に対して荷重が伝達される
構造とはならない。すなわち、正確に荷重の大きさを測
定するロードセルを構成できなくなる。
【０００６】この種のロードセルにおいて、ゲージ抵抗
の受圧面に対して荷重伝達用のロッドが正確に接合され
るようにすることが重要である。このため、ゲージ抵抗
の形成された半導体基板の表面が充分に平滑化されてい
ると共に、ゲージ抵抗面に対してもロッドから荷重が正
確に伝達されるようにすることが重要であり、ゲージ抵
抗部分を含み半導体基板の全表面が均一な平面であるこ
とが要求される。
の受圧面に対して荷重伝達用のロッドが正確に接合され
るようにすることが重要である。このため、ゲージ抵抗
の形成された半導体基板の表面が充分に平滑化されてい
ると共に、ゲージ抵抗面に対してもロッドから荷重が正
確に伝達されるようにすることが重要であり、ゲージ抵
抗部分を含み半導体基板の全表面が均一な平面であるこ
とが要求される。
【０００７】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、ピエゾ抵抗層によって構成
されたゲージ抵抗に対して、荷重伝達用のロッドからの
荷重が正確に伝達されるようにして、精度の高い歪測定
が可能とされるようにする信頼性の高い半導体歪センサ
、およびその製造方法を提供しようとするものである。
な点に鑑みなされたもので、ピエゾ抵抗層によって構成
されたゲージ抵抗に対して、荷重伝達用のロッドからの
荷重が正確に伝達されるようにして、精度の高い歪測定
が可能とされるようにする信頼性の高い半導体歪センサ
、およびその製造方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】この発明に係る半導体歪
センサは、半導体単結晶による半導体基板の表面に薄い
酸化膜を形成すると共に、この酸化膜上にレジストパタ
ーンによるマスク層を形成し、このマスクパターンにし
たがって半導体基板にイオンを打ち込み、熱処理によっ
てピエゾ抵抗層を形成する。その後前記マスクを除去し
て前記酸化膜に接するようにして荷重伝達用のロッドを
接合する。
センサは、半導体単結晶による半導体基板の表面に薄い
酸化膜を形成すると共に、この酸化膜上にレジストパタ
ーンによるマスク層を形成し、このマスクパターンにし
たがって半導体基板にイオンを打ち込み、熱処理によっ
てピエゾ抵抗層を形成する。その後前記マスクを除去し
て前記酸化膜に接するようにして荷重伝達用のロッドを
接合する。
【０００９】
【作用】すなわち、この発明に係る半導体歪センサにあ
っては、ゲージ抵抗は酸化膜を介してイオンを所定のパ
ターンにしたがって打ち込み、これを熱処理することに
よって構成される。ここで、前記酸化膜はそのまま残さ
れ、この酸化膜上にロッドが接合されるようになってい
る。すなわち、酸化膜を特に熱酸化膜によって構成する
と、その表面が非常に平滑化されているものであり、ロ
ッドからの荷重が高精度にゲージ抵抗に作用させられる
。この場合、酸化膜の下のピエゾ抵抗層が高精度に形成
可能であり、このピエゾ抵抗層に加工を施すことなくゲ
ージ抵抗として使用できるもので、自己感度補償特性の
得られる不純物濃度領域においても、高感度、高精度の
ロードセルが容易に形成できるようになる。
っては、ゲージ抵抗は酸化膜を介してイオンを所定のパ
ターンにしたがって打ち込み、これを熱処理することに
よって構成される。ここで、前記酸化膜はそのまま残さ
れ、この酸化膜上にロッドが接合されるようになってい
る。すなわち、酸化膜を特に熱酸化膜によって構成する
と、その表面が非常に平滑化されているものであり、ロ
ッドからの荷重が高精度にゲージ抵抗に作用させられる
。この場合、酸化膜の下のピエゾ抵抗層が高精度に形成
可能であり、このピエゾ抵抗層に加工を施すことなくゲ
ージ抵抗として使用できるもので、自己感度補償特性の
得られる不純物濃度領域においても、高感度、高精度の
ロードセルが容易に形成できるようになる。
【００１０】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はロードセルとして使用される半導体歪
センサの構成を示すもので、結晶化ガラスにより構成さ
れた台座１１の上に、リリコン単結晶で構成される半導
体基板１２が接合されている。この半導体基板１２の主
表面側（台座１１と反対側の面）には、ピエゾ抵抗層に
よるゲージ抵抗１３、およびこのゲージ抵抗１３に接続
される端子層１４が半導体製造プロセスによって形成さ
れている。
説明する。図１はロードセルとして使用される半導体歪
センサの構成を示すもので、結晶化ガラスにより構成さ
れた台座１１の上に、リリコン単結晶で構成される半導
体基板１２が接合されている。この半導体基板１２の主
表面側（台座１１と反対側の面）には、ピエゾ抵抗層に
よるゲージ抵抗１３、およびこのゲージ抵抗１３に接続
される端子層１４が半導体製造プロセスによって形成さ
れている。
【００１１】ここで、半導体基板は所定の導電型に構成
され、結晶軸を有する構造であり、例えば結晶面が（１
１０）、比抵抗が１Ωｃｍ程度のｎ型基板上に、比抵抗
０．１Ωｃｍ、深さ０．５μｍ程度のＰ型のゲージ抵抗
１３が形成されている。
され、結晶軸を有する構造であり、例えば結晶面が（１
１０）、比抵抗が１Ωｃｍ程度のｎ型基板上に、比抵抗
０．１Ωｃｍ、深さ０．５μｍ程度のＰ型のゲージ抵抗
１３が形成されている。
【００１２】そして、このゲージ抵抗１３が形成された
半導体基板１２上には、例えば１０００Ａ（オングスト
ローム）の厚さの熱酸化膜１５が形成され、この熱酸化
膜１５に接するようにして、例えば四角柱形状に形成し
た荷重伝達用のロッド１６が接合されている。このロッ
ド１６は、台座１１と同じ結晶化ガラスによって構成さ
れるもので、これら台座１１およびロッド１６を構成す
る結晶化ガラスは、半導体基板１２を構成するシリコン
と熱膨脹率の近似した材料が選定される。
半導体基板１２上には、例えば１０００Ａ（オングスト
ローム）の厚さの熱酸化膜１５が形成され、この熱酸化
膜１５に接するようにして、例えば四角柱形状に形成し
た荷重伝達用のロッド１６が接合されている。このロッ
ド１６は、台座１１と同じ結晶化ガラスによって構成さ
れるもので、これら台座１１およびロッド１６を構成す
る結晶化ガラスは、半導体基板１２を構成するシリコン
と熱膨脹率の近似した材料が選定される。
【００１３】半導体基板１２の表面部には、ロッド１６
が接合された範囲を外れた位置で、端子層１４に電気的
に接続されるようにして電極１７１ 〜１７４ が形成
される。電極１７１ 〜１７４ は、それぞれアルミニ
ウムを蒸着することによって形成されるもので、電極１
７１ および１７２ は電圧印加用として使用され、電
極１７３ および１７４ は信号出力用として使用され
る。
が接合された範囲を外れた位置で、端子層１４に電気的
に接続されるようにして電極１７１ 〜１７４ が形成
される。電極１７１ 〜１７４ は、それぞれアルミニ
ウムを蒸着することによって形成されるもので、電極１
７１ および１７２ は電圧印加用として使用され、電
極１７３ および１７４ は信号出力用として使用され
る。
【００１４】この様に構成される半導体歪センサは、電
極１７１ と１７２ の間に例えば３〜１２Ｖ程度の一
定電圧を印加設定し、または０．５〜３ｍＡ程度の一定
電流を供給する。この様な状態で荷重伝達用にロッド１
６と台座１１との間に荷重が作用すると、シリコン単結
晶のピエゾ抵抗効果によって、信号出力用電極１７３
と１７４ の間の出力電圧が変化する。この変化の度合
いは、ロッド１６に作用した荷重の大きさに対応するも
ので、この出力電圧信号に基づいて荷重の大きさが検出
できる。
極１７１ と１７２ の間に例えば３〜１２Ｖ程度の一
定電圧を印加設定し、または０．５〜３ｍＡ程度の一定
電流を供給する。この様な状態で荷重伝達用にロッド１
６と台座１１との間に荷重が作用すると、シリコン単結
晶のピエゾ抵抗効果によって、信号出力用電極１７３
と１７４ の間の出力電圧が変化する。この変化の度合
いは、ロッド１６に作用した荷重の大きさに対応するも
ので、この出力電圧信号に基づいて荷重の大きさが検出
できる。
【００１５】ここで、ゲージ抵抗１３の不純物濃度を適
切に設定すれば、電極１７１ と１７２ の間に定電流
を流すことによって、温度による感度の変化がほぼ“０
”とすることができる特性（自己感度補償特性）を持つ
歪センサとすることができる。
切に設定すれば、電極１７１ と１７２ の間に定電流
を流すことによって、温度による感度の変化がほぼ“０
”とすることができる特性（自己感度補償特性）を持つ
歪センサとすることができる。
【００１６】次に、この様に構成される半導体歪センサ
の製造方法を、その過程にしたがって説明する。まず、
図２の（Ａ）に示すようにｎ型のシリコンウエハによる
半導体基板１２を用意し、このシリコン基板１２の表面
を熱酸化して、５０００Ａ程度の厚さの熱酸化膜２２を
形成する。次に、荷重伝達用ロッド１６を接合する範囲
および将来ゲージ抵抗さらに端子部を形成する領域に対
応する部分の第１の熱酸化膜２２を、（Ｂ）図で示すよ
うに除去する。そして、この熱酸化膜２２の除去された
領域に、イオン打ち込みと陽極接合が可能な厚さである
１０００Ａ程度の第２の熱酸化膜１５を（Ｃ）図のよう
に形成する。
の製造方法を、その過程にしたがって説明する。まず、
図２の（Ａ）に示すようにｎ型のシリコンウエハによる
半導体基板１２を用意し、このシリコン基板１２の表面
を熱酸化して、５０００Ａ程度の厚さの熱酸化膜２２を
形成する。次に、荷重伝達用ロッド１６を接合する範囲
および将来ゲージ抵抗さらに端子部を形成する領域に対
応する部分の第１の熱酸化膜２２を、（Ｂ）図で示すよ
うに除去する。そして、この熱酸化膜２２の除去された
領域に、イオン打ち込みと陽極接合が可能な厚さである
１０００Ａ程度の第２の熱酸化膜１５を（Ｃ）図のよう
に形成する。
【００１７】この様に歪素子構造が形成される範囲に、
第２の熱酸化膜１５が形成されたならば、この熱酸化膜
１５上にホトレジスト膜を形成し、このレジスト膜の将
来端子部を形成する部分に対応した部分を除去し、（Ｄ
）図で示すようにレジストパターンによるマスク２４を
形成する。そして、この様にパターニングされたホトレ
ジストマスク２４を用いて、第２の熱酸化膜１５面上か
ら、（Ｅ）図のようにボロン等の高濃度のＰ型不純物イ
オン２５を打ち込む。
第２の熱酸化膜１５が形成されたならば、この熱酸化膜
１５上にホトレジスト膜を形成し、このレジスト膜の将
来端子部を形成する部分に対応した部分を除去し、（Ｄ
）図で示すようにレジストパターンによるマスク２４を
形成する。そして、この様にパターニングされたホトレ
ジストマスク２４を用いて、第２の熱酸化膜１５面上か
ら、（Ｅ）図のようにボロン等の高濃度のＰ型不純物イ
オン２５を打ち込む。
【００１８】ここで、ゲージ抵抗１３の配置構造は、例
えば図５に示されるように正方形の４辺にそれぞれ対応
する抵抗単体１３１ 〜１３４ で構成される。そして
、この抵抗単体１３１ 〜１３４ それぞれの上記正方
形の各頂点位置に対応して、端子部１４１ 〜１４４
が形成されるようになっており、この各端子部１４１
〜１４４ にそれぞれ電気的に接続されるようにして電
極１７１ 〜１７４ が形成されるものである。
えば図５に示されるように正方形の４辺にそれぞれ対応
する抵抗単体１３１ 〜１３４ で構成される。そして
、この抵抗単体１３１ 〜１３４ それぞれの上記正方
形の各頂点位置に対応して、端子部１４１ 〜１４４
が形成されるようになっており、この各端子部１４１
〜１４４ にそれぞれ電気的に接続されるようにして電
極１７１ 〜１７４ が形成されるものである。
【００１９】上記（Ｅ）図のイオン打ち込み工程にあっ
ては、マスク２４は上記端子部１４１ 〜１４４ にそ
れぞれ対応する開口が形成されているもので、端子部１
４１ 〜１４４ にそれぞれ対応する部分にボロンイオ
ン２５が打ち込まれている。そして、この様にイオン打
ち込みが行われたならば、図２の（Ｆ）で示すようにホ
トレジストによるマスク２４を除去し、その後デシファ
イン処理（窒素雰囲気中での熱処理）を行い、（Ｇ）図
で示すように熱酸化膜１５の下の基板１２の表面部に、
高濃度（低抵抗）のＰ型層による端子層１４を形成する
。
ては、マスク２４は上記端子部１４１ 〜１４４ にそ
れぞれ対応する開口が形成されているもので、端子部１
４１ 〜１４４ にそれぞれ対応する部分にボロンイオ
ン２５が打ち込まれている。そして、この様にイオン打
ち込みが行われたならば、図２の（Ｆ）で示すようにホ
トレジストによるマスク２４を除去し、その後デシファ
イン処理（窒素雰囲気中での熱処理）を行い、（Ｇ）図
で示すように熱酸化膜１５の下の基板１２の表面部に、
高濃度（低抵抗）のＰ型層による端子層１４を形成する
。
【００２０】この様に高濃度のＰ型層による端子１４が
形成されたならば、表面にホトレジスト層を形成し、こ
のホトレジスト層の前記抵抗単体１３１ 〜１３４ に
対応する部分を除去して、（Ｈ）図で示すようなマスク
２６を形成する。そして、このマスク２６の開口部から
熱酸化膜１５を介して、（Ｉ）図のように基板１２の表
面にボロン等の低濃度のＰ型不純物２７を打ち込む。
形成されたならば、表面にホトレジスト層を形成し、こ
のホトレジスト層の前記抵抗単体１３１ 〜１３４ に
対応する部分を除去して、（Ｈ）図で示すようなマスク
２６を形成する。そして、このマスク２６の開口部から
熱酸化膜１５を介して、（Ｉ）図のように基板１２の表
面にボロン等の低濃度のＰ型不純物２７を打ち込む。
【００２１】この様にＰ型不純物２７が打ち込まれたな
らば、（Ｋ）図で示すようにホトレジストマスク２６を
除去し、デンシファイ処理を行ってＰ型層によるゲージ
抵抗１３を形成する。そして、さらに陽極接合時にガラ
スから溶け出すＮａ 、Ｌｉ 等のイオンから、ゲージ
抵抗１３層等のＰＮ接合部を保護するために、熱酸化膜
１５の表面にリン処理を施す。
らば、（Ｋ）図で示すようにホトレジストマスク２６を
除去し、デンシファイ処理を行ってＰ型層によるゲージ
抵抗１３を形成する。そして、さらに陽極接合時にガラ
スから溶け出すＮａ 、Ｌｉ 等のイオンから、ゲージ
抵抗１３層等のＰＮ接合部を保護するために、熱酸化膜
１５の表面にリン処理を施す。
【００２２】この様にして熱酸化膜１５の下にＰＮ接合
による端子層１４およびゲージ抵抗１３が形成されたな
らば、（Ｌ）図で示すように端子層１４部分に対応して
熱酸化膜１５に開口２８を形成し、さらに（Ｍ）図で示
すようにこの開口２８部分を含み熱酸化膜１５上にアル
ミニウム層２９を形成する。そして、所定の配線パター
ンにしたがってエッチングすることによって、（Ｎ）図
で示すように電極１７を形成させる。
による端子層１４およびゲージ抵抗１３が形成されたな
らば、（Ｌ）図で示すように端子層１４部分に対応して
熱酸化膜１５に開口２８を形成し、さらに（Ｍ）図で示
すようにこの開口２８部分を含み熱酸化膜１５上にアル
ミニウム層２９を形成する。そして、所定の配線パター
ンにしたがってエッチングすることによって、（Ｎ）図
で示すように電極１７を形成させる。
【００２３】この様にして、半導体基板１２のゲージ抵
抗１３および端子層１４が形成されたならば、この半導
体基板１２の裏面を研磨して平滑化された裏面を形成す
る。そして、図１で示されるように台座１１上に、この
半導体基板１２の裏面を載置し、陽極接合によって一体
的に接合する。さらに各素子の中央部に荷重伝達用のロ
ッド１６を陽極接合し、その後ダイシングカットによっ
てシリコンウエハからなる半導体基板１２を各素子単位
に分割し、半導体歪センサが完成される。
抗１３および端子層１４が形成されたならば、この半導
体基板１２の裏面を研磨して平滑化された裏面を形成す
る。そして、図１で示されるように台座１１上に、この
半導体基板１２の裏面を載置し、陽極接合によって一体
的に接合する。さらに各素子の中央部に荷重伝達用のロ
ッド１６を陽極接合し、その後ダイシングカットによっ
てシリコンウエハからなる半導体基板１２を各素子単位
に分割し、半導体歪センサが完成される。
【００２４】ロードセルタイプの歪センサツにあっては
、圧力の伝達媒体として硬質の固体をゲージ抵抗面に直
接接合することが要求される。そして、圧力伝達を確実
に行わせ、さらに素子強度を向上させるためには、でき
る限り平滑な面同志を接合するように構成することが望
ましい。
、圧力の伝達媒体として硬質の固体をゲージ抵抗面に直
接接合することが要求される。そして、圧力伝達を確実
に行わせ、さらに素子強度を向上させるためには、でき
る限り平滑な面同志を接合するように構成することが望
ましい。
【００２５】また、半導体基板面に形成されるゲージ抵
抗の配置は、歪センサとしての素子感度の向上、さらに
抵抗値の設定等の要求から、様々なパターンが採用可能
とされることが望ましい。
抗の配置は、歪センサとしての素子感度の向上、さらに
抵抗値の設定等の要求から、様々なパターンが採用可能
とされることが望ましい。
【００２６】実施例で示した半導体歪センサにあっては
、半導体基板１２の主表面に対して最初に熱酸化膜１５
を形成し、その後の工程においては、この熱酸化膜１５
を除去することが行われない。したがって、半導体基板
１２のロッド１６に対する接合面の全体に形成された厚
さ１０００Ａの熱酸化膜１５の平滑性が、荷重伝達用の
ロッド１６が接合される工程まで保たれる。
、半導体基板１２の主表面に対して最初に熱酸化膜１５
を形成し、その後の工程においては、この熱酸化膜１５
を除去することが行われない。したがって、半導体基板
１２のロッド１６に対する接合面の全体に形成された厚
さ１０００Ａの熱酸化膜１５の平滑性が、荷重伝達用の
ロッド１６が接合される工程まで保たれる。
【００２７】この種の半導体歪センサにおいて、ゲージ
抵抗１３の配置構造は種々考えられるもので、例えば図
６に示すように折り返し線の構造とすることもでき、さ
らに限られた領域で適宜抵抗値が設定し易い構造が考え
られる。また、特に図示していないが、４つの端子部１
４１ 〜１４４ をそれぞれ頂点とする四辺形の平面構
造とすることもできる。
抵抗１３の配置構造は種々考えられるもので、例えば図
６に示すように折り返し線の構造とすることもでき、さ
らに限られた領域で適宜抵抗値が設定し易い構造が考え
られる。また、特に図示していないが、４つの端子部１
４１ 〜１４４ をそれぞれ頂点とする四辺形の平面構
造とすることもできる。
【００２８】また、実施例では半導体基板１２の表面に
熱酸化膜１５を形成し、この熱酸化膜１５を介して不純
物イオンを打ち込んでゲージ抵抗１３等を形成し、その
後熱酸化膜１５を最後まで残して、この熱酸化膜１５の
平滑な表面にロッド１６が接合されるようにした。しか
し、この半導体基板１２の表面に形成される絶縁膜は、
特に熱酸化膜である必要はなく、例えばＣＶＤによって
形成した酸化膜で構成してもよい。
熱酸化膜１５を形成し、この熱酸化膜１５を介して不純
物イオンを打ち込んでゲージ抵抗１３等を形成し、その
後熱酸化膜１５を最後まで残して、この熱酸化膜１５の
平滑な表面にロッド１６が接合されるようにした。しか
し、この半導体基板１２の表面に形成される絶縁膜は、
特に熱酸化膜である必要はなく、例えばＣＶＤによって
形成した酸化膜で構成してもよい。
【００２９】
【発明の効果】以上のようにこの発明に係る半導体歪セ
ンサによれば、ゲージ抵抗がＰＮ接合によって高精度に
形成できると共に、このゲージ部に荷重を作用させるロ
ッドとの接合が容易且つ確実に行われ、精度および信頼
性の高い歪センサを提供することができる。また、半導
体基板上に最初に形成された酸化膜を介して不純物イオ
ンを打ち込みゲージ抵抗が構成され、この酸化膜を最後
まで残して、この酸化膜の表面平滑性を利用してロッド
が接合される。したがって、充分簡易化した製造工程に
よって信頼性の高い歪センサが製造されるものである。
ンサによれば、ゲージ抵抗がＰＮ接合によって高精度に
形成できると共に、このゲージ部に荷重を作用させるロ
ッドとの接合が容易且つ確実に行われ、精度および信頼
性の高い歪センサを提供することができる。また、半導
体基板上に最初に形成された酸化膜を介して不純物イオ
ンを打ち込みゲージ抵抗が構成され、この酸化膜を最後
まで残して、この酸化膜の表面平滑性を利用してロッド
が接合される。したがって、充分簡易化した製造工程に
よって信頼性の高い歪センサが製造されるものである。
【図１】この発明の一実施例に係る半導体歪センサを示
すもので、（Ａ）は平面から見た図、（Ｂ）は（Ａ）図
のｂ−ｂ線断面図。
すもので、（Ａ）は平面から見た図、（Ｂ）は（Ａ）図
のｂ−ｂ線断面図。
【図２】上記半導体歪センサの製造工程を順次示す断面
構成図。
構成図。
【図３】さらに上記製造工程を順次示す断面構成図。
【図４】さらに上記製造工程を順次示す断面構成図。
【図５】上記半導体歪センサのゲージ抵抗のパターンの
例を説明する図。
例を説明する図。
【図６】半導体歪センサのゲージ抵抗のパターンのさら
に他の例を説明する図。
に他の例を説明する図。
１１…台座、１２…半導体基板（シリコン基板）、１３
…ゲージ抵抗、１４…端子、１５…熱酸化膜（第２）、
１６…荷重伝達用ロッド、１７１ 〜１７４ …電極、
２２…熱酸化膜（第１）。
…ゲージ抵抗、１４…端子、１５…熱酸化膜（第２）、
１６…荷重伝達用ロッド、１７１ 〜１７４ …電極、
２２…熱酸化膜（第１）。
Claims (2)
- 【請求項１】 半導体単結晶によって構成された半導
体基板と、この半導体基板の表面にイオンを打ち込み拡
散することによって形成されたピエゾ抵抗層によるゲー
ジ抵抗と、このゲージ抵抗を構成するピエゾ抵抗層が形
成された前記半導体基板の表面に形成された酸化膜層と
、この酸化膜層の面に接触設定された荷重伝達用のロッ
ドと、を具備したことを特徴とする半導体歪センサ。 - 【請求項２】 半導体単結晶によって構成された半導
体基板の表面に酸化膜層を形成する酸化膜形成工程と、
この工程で形成された酸化膜上にゲージ抵抗パターンに
対応してマスク層を形成するマスク形成工程と、この工
程で形成されたマスクを介して、前記酸化膜を介して前
記半導体基板の表面にイオンを打ち込むイオン打ち込み
工程と、この工程で打ち込まれたイオンを拡散し、ＰＮ
接合によるピエゾ抵抗層を形成する熱処理工程と、前記
マスク層を除去した後、前記酸化膜層に接するようにし
て荷重伝達用ロッドを接合する工程と、を具備したこと
を特徴とする半導体歪センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03018944A JP3116384B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体歪センサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03018944A JP3116384B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体歪センサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04257272A true JPH04257272A (ja) | 1992-09-11 |
| JP3116384B2 JP3116384B2 (ja) | 2000-12-11 |
Family
ID=11985758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03018944A Expired - Fee Related JP3116384B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体歪センサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116384B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583295A (en) * | 1994-03-14 | 1996-12-10 | Nippondenso Co., Ltd. | Pressure sensor having gauge resistors and temperature compensating resistors on the same surface |
| JP2000055757A (ja) * | 1998-08-10 | 2000-02-25 | Ritsumeikan | 半導体圧力センサ |
| JP2009243916A (ja) * | 2008-03-28 | 2009-10-22 | Dainippon Printing Co Ltd | 加速度センサ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2749859B1 (en) | 2008-09-30 | 2018-04-18 | NGK Spark Plug Co., Ltd. | Pressure sensor |
| JP5268191B2 (ja) * | 2009-01-30 | 2013-08-21 | 日本特殊陶業株式会社 | 圧力センサ |
-
1991
- 1991-02-12 JP JP03018944A patent/JP3116384B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583295A (en) * | 1994-03-14 | 1996-12-10 | Nippondenso Co., Ltd. | Pressure sensor having gauge resistors and temperature compensating resistors on the same surface |
| JP2000055757A (ja) * | 1998-08-10 | 2000-02-25 | Ritsumeikan | 半導体圧力センサ |
| JP2009243916A (ja) * | 2008-03-28 | 2009-10-22 | Dainippon Printing Co Ltd | 加速度センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3116384B2 (ja) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462018A (en) | Semiconductor strain gauge with integral compensation resistors | |
| US5242863A (en) | Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same | |
| US5289721A (en) | Semiconductor pressure sensor | |
| CA1115857A (en) | Semiconductor absolute pressure transducer assembly and method | |
| US4814856A (en) | Integral transducer structures employing high conductivity surface features | |
| KR920007793B1 (ko) | 다이어프램형 실리콘압력센서의 제조방법 | |
| US4588472A (en) | Method of fabricating a semiconductor device | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2560140B2 (ja) | 半導体装置 | |
| US5002901A (en) | Method of making integral transducer structures employing high conductivity surface features | |
| EP0735352A2 (en) | Force transducer and method of fabrication thereof | |
| JP3399660B2 (ja) | 表面型の加速度センサの製造方法 | |
| US4592238A (en) | Laser-recrystallized diaphragm pressure sensor and method of making | |
| JP3551527B2 (ja) | 半導体感歪センサの製造方法 | |
| JPH01318265A (ja) | モノリシック感圧集積回路及びその製造方法 | |
| Obermeier et al. | Characteristics of polysilicon layers and their application in sensors | |
| JPH04257272A (ja) | 半導体歪センサおよびその製造方法 | |
| GB2151398A (en) | A semiconductor pressure sensor and a method of manufacture thereof | |
| JP2850558B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPS63308390A (ja) | 半導体圧力センサの製造方法 | |
| JPS6261374A (ja) | シリコンダイアフラムの形成方法 | |
| JPH0510830B2 (ja) | ||
| JPH0412574A (ja) | 半導体圧力センサの製造方法 | |
| CN108458820A (zh) | 一种单片硅基微压传感器及其制作方法 | |
| JPH02143465A (ja) | 半導体センサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |