JPH04257294A - リフローはんだ付方法 - Google Patents
リフローはんだ付方法Info
- Publication number
- JPH04257294A JPH04257294A JP3961591A JP3961591A JPH04257294A JP H04257294 A JPH04257294 A JP H04257294A JP 3961591 A JP3961591 A JP 3961591A JP 3961591 A JP3961591 A JP 3961591A JP H04257294 A JPH04257294 A JP H04257294A
- Authority
- JP
- Japan
- Prior art keywords
- reflow
- electronic component
- reflow soldering
- substrate
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に電子部品をリ
フローはんだ付する方法の改善に関するものである。
フローはんだ付する方法の改善に関するものである。
【０００２】
【従来の技術】図４は基板３上に電子部品４を載置した
状態を示す平面図である。
状態を示す平面図である。
【０００３】以下に図４を用いて電子部品の従来のリフ
ローはんだ付方法を説明する。従来の方法では、基板３
上に電子部品４をリフローはんだ付けする場合に、基板
３上にはんだペーストを印刷し、電子部品４を搭載する
と、その電極部がはんだペーストに接合した状態でリフ
ロー炉内を通過する間に、はんだ付けされることになる
。通常のリフローはんだ付条件では、はんだ付部のピー
ク温度は２１０〜２３０℃である。すなわち、電子部品
全体が高温に曝されて加熱されることになる。
ローはんだ付方法を説明する。従来の方法では、基板３
上に電子部品４をリフローはんだ付けする場合に、基板
３上にはんだペーストを印刷し、電子部品４を搭載する
と、その電極部がはんだペーストに接合した状態でリフ
ロー炉内を通過する間に、はんだ付けされることになる
。通常のリフローはんだ付条件では、はんだ付部のピー
ク温度は２１０〜２３０℃である。すなわち、電子部品
全体が高温に曝されて加熱されることになる。
【０００４】
【発明が解決しようとする課題】従来のリフローはんだ
付方法では、リフロー炉の中へ電子部品全体を入れて加
熱するため、電極部と同様にパッケージ部の温度も上昇
する。
付方法では、リフロー炉の中へ電子部品全体を入れて加
熱するため、電極部と同様にパッケージ部の温度も上昇
する。
【０００５】電子部品パッケージ部は高温に弱いために
劣化する恐れがある。すなわち、電極部のみを加熱して
、その他の部分は直接加熱されないような施工方法を行
うものである。
劣化する恐れがある。すなわち、電極部のみを加熱して
、その他の部分は直接加熱されないような施工方法を行
うものである。
【０００６】本発明の目的は、前記従来技術の欠点を解
消して、高熱に弱い電子部品に損傷を与えることなくリ
フローはんだ付を施工することができる方法を提供する
ことである。
消して、高熱に弱い電子部品に損傷を与えることなくリ
フローはんだ付を施工することができる方法を提供する
ことである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明のリフローはんだ付方法の構成は、はんだペー
ストを塗布した基板上に電子部品を載置したものをリフ
ロー加熱炉内に導いてこれを加熱してはんだ付する方法
において、前記電子部品上にはんだ付けを行う電極部分
だけを露出し、他は隠蔽するカバーを配置した状態で前
記加熱を行うようにしたことである。
の本発明のリフローはんだ付方法の構成は、はんだペー
ストを塗布した基板上に電子部品を載置したものをリフ
ロー加熱炉内に導いてこれを加熱してはんだ付する方法
において、前記電子部品上にはんだ付けを行う電極部分
だけを露出し、他は隠蔽するカバーを配置した状態で前
記加熱を行うようにしたことである。
【０００８】
【作用】図４に示したように、従来はこのような基板を
リフロー加熱炉内に入れることにより、好適なはんだ付
条件によって電子部品の電極部は接合されていた。ただ
し、パッケージ部も同時に加熱されてしまう。
リフロー加熱炉内に入れることにより、好適なはんだ付
条件によって電子部品の電極部は接合されていた。ただ
し、パッケージ部も同時に加熱されてしまう。
【０００９】そこで、前記の基板を包皮するようにした
カバーを設置し、しかも前記電子部品の電極部のみが外
部から加熱されるような溝孔を、上記カバーに削孔する
。
カバーを設置し、しかも前記電子部品の電極部のみが外
部から加熱されるような溝孔を、上記カバーに削孔する
。
【００１０】本発明になるカバー付の基板をリフロー加
熱炉内通過させることにより、電子部品の電極部は従来
通り接合し、かつその他の部分は損傷を受けずに健全な
状態の電子部品を提供するようにする。
熱炉内通過させることにより、電子部品の電極部は従来
通り接合し、かつその他の部分は損傷を受けずに健全な
状態の電子部品を提供するようにする。
【００１１】
【実施例】以下本発明の実施例を図１〜図３により説明
する。
する。
【００１２】図１は本発明の基板カバーを基板に被せた
状態を示す断面図である。
状態を示す断面図である。
【００１３】図１において、１は基板カバー、２は溝孔
、３は基板、４は電子部品、５は電子部品パッケージ部
、６は電子部品電極部である。
、３は基板、４は電子部品、５は電子部品パッケージ部
、６は電子部品電極部である。
【００１４】図２は本発明の一実施例になる基板カバー
の形状を示す平面図である。
の形状を示す平面図である。
【００１５】従来の基板（図４）にたいして、予め準備
し製作した溝孔２を備えた基板カバー１（図２）を被せ
たのが図１である。図１から分かるように、電子部品パ
ッケージ部５の上方は基板カバー１にて覆われ、電子部
品電極部６の上方にのみ溝孔２のあいた状態となる。
し製作した溝孔２を備えた基板カバー１（図２）を被せ
たのが図１である。図１から分かるように、電子部品パ
ッケージ部５の上方は基板カバー１にて覆われ、電子部
品電極部６の上方にのみ溝孔２のあいた状態となる。
【００１６】すなわち、本発明による図１に示すような
基板を従来と同様な工程にしたがって、リフロー加熱炉
内に設けられたベルトコンベアー上を移動する間にリフ
ローはんだ付されるようにする。
基板を従来と同様な工程にしたがって、リフロー加熱炉
内に設けられたベルトコンベアー上を移動する間にリフ
ローはんだ付されるようにする。
【００１７】この際、電子部品電極部６のみは、２１０
℃〜２３０℃に加熱されて接合され、電子部品パッケー
ジ部５はより低温に保持することができるので、部品に
は損傷を与えることがなく製造歩留まりは向上する。
℃〜２３０℃に加熱されて接合され、電子部品パッケー
ジ部５はより低温に保持することができるので、部品に
は損傷を与えることがなく製造歩留まりは向上する。
【００１８】図３は本発明の他の実施例の断面図である
。図３において、７は他の基板カバー、８は他の溝孔で
ある。
。図３において、７は他の基板カバー、８は他の溝孔で
ある。
【００１９】図３は、図１における基板カバーの縁を内
側に折り曲げて伸ばし、ノズル状にして他の溝孔８を設
けることにより、電子部品のパッケージ部に与えられる
熱による損傷をより一層低減させようとするものである
。
側に折り曲げて伸ばし、ノズル状にして他の溝孔８を設
けることにより、電子部品のパッケージ部に与えられる
熱による損傷をより一層低減させようとするものである
。
【００２０】
【発明の効果】本発明のリフローはんだ付方法により、
以下のような効果が得られる。
以下のような効果が得られる。
【００２１】（１）加熱炉からの熱は、電子部品の電極
部のみを加熱して接合し、パッケージ部はカバーされる
ため、パッケージ部の熱による損傷を防ぐことができる
。
部のみを加熱して接合し、パッケージ部はカバーされる
ため、パッケージ部の熱による損傷を防ぐことができる
。
【００２２】（２）パッケージ部には、熱による損傷を
与えないため、従来は耐熱性が低くリフローはんだ付が
できなかった電子部品についても施工することができる
。
与えないため、従来は耐熱性が低くリフローはんだ付が
できなかった電子部品についても施工することができる
。
【００２３】（３）基板カバー溝孔部の面積、形状を変
えることにより、加熱温度を調節することができ同一基
板上の温度分布を任意に設定できる。
えることにより、加熱温度を調節することができ同一基
板上の温度分布を任意に設定できる。
【００２４】（４）電子部品は加熱時の損傷率が低減し
、生産歩留りの向上が期待される。
、生産歩留りの向上が期待される。
【図１】本発明の一実施例になる基板カバーを基板に被
せた状態を示す断面図である。
せた状態を示す断面図である。
【図２】本発明の一実施例になる基板カバーの形状を示
す平面図である。
す平面図である。
【図３】本発明の他の実施例になる基板カバーを基板に
被せた状態を示す断面図である。
被せた状態を示す断面図である。
【図４】基板上に電子部品を載置した状態を示す平面図
である。
である。
１ 基板カバー
２ 溝孔
３ 基板
４ 電子部品
５ 電子部品パッケージ部
６ 電子部品電極部
Claims (1)
- 【請求項１】はんだペーストを塗布した基板上に電子部
品を載置したものをリフロー加熱炉内に導いてこれを加
熱してはんだ付する方法において、前記電子部品上には
んだ付けを行う電極部分だけを露出し、他は隠蔽するカ
バーを配置した状態で前記加熱を行うようにしたことを
特徴とするリフローはんだ付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3961591A JPH04257294A (ja) | 1991-02-08 | 1991-02-08 | リフローはんだ付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3961591A JPH04257294A (ja) | 1991-02-08 | 1991-02-08 | リフローはんだ付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04257294A true JPH04257294A (ja) | 1992-09-11 |
Family
ID=12558016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3961591A Pending JPH04257294A (ja) | 1991-02-08 | 1991-02-08 | リフローはんだ付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04257294A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8192473B2 (en) | 2008-09-19 | 2012-06-05 | Apira Science, Inc. | Phototherapy apparatus for hair, scalp and skin treatment |
| US9258642B2 (en) | 2010-12-17 | 2016-02-09 | Valkee Oy | Audio-optical arrangement, accessory, earpiece unit and audio device |
-
1991
- 1991-02-08 JP JP3961591A patent/JPH04257294A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8192473B2 (en) | 2008-09-19 | 2012-06-05 | Apira Science, Inc. | Phototherapy apparatus for hair, scalp and skin treatment |
| US9258642B2 (en) | 2010-12-17 | 2016-02-09 | Valkee Oy | Audio-optical arrangement, accessory, earpiece unit and audio device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03230533A (ja) | バンプ電極の形成方法 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| US6095403A (en) | Circuit board component retention | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JP2804813B2 (ja) | リードの固着方法 | |
| JPH05235191A (ja) | 樹脂封止型半導体装置とその実装方法 | |
| JPS5824940B2 (ja) | ハンドウタイソシノジツソウホウホウ | |
| JPS59207690A (ja) | 集積回路素子の実装方法 | |
| JPH01216594A (ja) | セラミック配線基板及びその製造方法 | |
| JPS59993A (ja) | 金属板電極接合方法 | |
| JPS59193085A (ja) | 電子回路装置の配線基板 | |
| JPH0456191A (ja) | 表面実装型ｉｃパッケージの基板への実装方法 | |
| JPH0317238B2 (ja) | ||
| JP2000357869A (ja) | 部品の実装方法 | |
| JPS5642669A (en) | Thermal printer head | |
| JPH02117198A (ja) | 混成集積回路の実装方法 | |
| JPH04284657A (ja) | 半導体装置 | |
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JP2009527115A (ja) | コンポーネントを順序付けて固定することによる電子モジュールの生産方法 | |
| JPS61150399A (ja) | 電子部品の実装方法 | |
| JPS57192042A (en) | Fixing method for semiconductor element | |
| JPS5831546A (ja) | 半導体装置の製造方法 | |
| JPS63296296A (ja) | 混成集積回路の製造方法 |