JPH04258125A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04258125A JPH04258125A JP3019638A JP1963891A JPH04258125A JP H04258125 A JPH04258125 A JP H04258125A JP 3019638 A JP3019638 A JP 3019638A JP 1963891 A JP1963891 A JP 1963891A JP H04258125 A JPH04258125 A JP H04258125A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film
- plasma
- oxide film
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ
ｉｎｇ）方式の半導体装置に関する。
ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ
ｉｎｇ）方式の半導体装置に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い多ピン化が
進んでおり、最近ではＴＡＢ方式が多く用いられている
。
進んでおり、最近ではＴＡＢ方式が多く用いられている
。
【０００３】図３は従来の半導体装置の一例を示す半導
体チップの断面図である。
体チップの断面図である。
【０００４】図３に示すように、シリコン基板１の上に
設けた酸化シリコン膜２の上に設けたアルミニウム配線
３と、アルミニウム配線３の上に設けた５〜２０μｍの
厚さの金属層からなるバンプ４と、バンプ４の側面に密
着して設けたボンディングの際の圧力にもある程度耐え
られるポリイミド系樹脂膜９の保護膜を有して構成され
る。
設けた酸化シリコン膜２の上に設けたアルミニウム配線
３と、アルミニウム配線３の上に設けた５〜２０μｍの
厚さの金属層からなるバンプ４と、バンプ４の側面に密
着して設けたボンディングの際の圧力にもある程度耐え
られるポリイミド系樹脂膜９の保護膜を有して構成され
る。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
では、組立時にリードをバンプにボンディングする際、
バンプの周囲に保護膜が密着しているため、ボンディン
グ時の外部圧力により、バンプの横拡がりは防げるもの
の、逆にバンプが圧力により十分変形しないためリード
とバンプとの圧着強度が十分に得られなかった。また、
前記リードとバンプとの圧着強度を大きくするため、さ
らに圧力を加えボンディングすると、図４に示すように
リード１０の圧着部付近に生ずるくびれた部分１１に力
が集中し、リード１０が断線するという問題点があった
。
では、組立時にリードをバンプにボンディングする際、
バンプの周囲に保護膜が密着しているため、ボンディン
グ時の外部圧力により、バンプの横拡がりは防げるもの
の、逆にバンプが圧力により十分変形しないためリード
とバンプとの圧着強度が十分に得られなかった。また、
前記リードとバンプとの圧着強度を大きくするため、さ
らに圧力を加えボンディングすると、図４に示すように
リード１０の圧着部付近に生ずるくびれた部分１１に力
が集中し、リード１０が断線するという問題点があった
。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けた最上層の配線と、前記配線上に設
けたバンプと、前記バンプの側面に間隙を有して設けた
保護膜とを有する。
半導体基板上に設けた最上層の配線と、前記配線上に設
けたバンプと、前記バンプの側面に間隙を有して設けた
保護膜とを有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ），（ｂ）は本発明の一実施例を
示す半導体チップの平面図及びＡ−Ａ′線断面図、図２
（ａ）〜（ｄ）は本発明の一実施例の製造方法を説明す
るための工程順に示した半導体チップの断面図である。
示す半導体チップの平面図及びＡ−Ａ′線断面図、図２
（ａ）〜（ｄ）は本発明の一実施例の製造方法を説明す
るための工程順に示した半導体チップの断面図である。
【０００９】まず、図２（ａ）に示すように、シリコン
基板１の上に設けた酸化シリコン膜２の上に最上層のア
ルミニウム配線３を選択的に設け、アルミニウム配線３
の上に厚さ５〜２０μｍの金層を選択的に設けてバンプ
４を形成する。次に、バンプ４を含む表面にプラズマＣ
ＶＤ法により厚さ１〜２μｍの酸化シリコン膜（以下プ
ラズマ酸化膜と記す）５及び窒化シリコン膜（以下プラ
ズマ窒化膜と記す）６を順次堆積して保護膜を形成する
。
基板１の上に設けた酸化シリコン膜２の上に最上層のア
ルミニウム配線３を選択的に設け、アルミニウム配線３
の上に厚さ５〜２０μｍの金層を選択的に設けてバンプ
４を形成する。次に、バンプ４を含む表面にプラズマＣ
ＶＤ法により厚さ１〜２μｍの酸化シリコン膜（以下プ
ラズマ酸化膜と記す）５及び窒化シリコン膜（以下プラ
ズマ窒化膜と記す）６を順次堆積して保護膜を形成する
。
【００１０】次に、図２（ｂ）に示すように、プラズマ
窒化膜６の上にフォトレジスト膜８を塗布して表面を平
坦化する。
窒化膜６の上にフォトレジスト膜８を塗布して表面を平
坦化する。
【００１１】次に、図２（ｃ）に示すように、イオンエ
ッチングにより全面をエッチバックしてバンプ４の上面
を露出させる。
ッチングにより全面をエッチバックしてバンプ４の上面
を露出させる。
【００１２】次に、図２（ｃ）に示すように、フォトレ
ジスト膜８を剥離した後、バッファード弗酸等の選択性
のあるエッチング液を用いてプラズマ酸化膜５をエッチ
ングし、バンプ４の周囲のバンプ４とプラズマ窒化膜６
との間に間隙７を設け、図１（ａ），（ｂ）に示す半導
体装置を構成する。
ジスト膜８を剥離した後、バッファード弗酸等の選択性
のあるエッチング液を用いてプラズマ酸化膜５をエッチ
ングし、バンプ４の周囲のバンプ４とプラズマ窒化膜６
との間に間隙７を設け、図１（ａ），（ｂ）に示す半導
体装置を構成する。
【００１３】なお、プラズマ窒化膜６の代りに回転塗布
法により形成したシリカフィルムを用いても良く、プラ
ズマ窒化膜６よりも膜厚を厚く、且つ表面を平坦に形成
できるため、リードをボンディングする際に印加される
圧力に対する耐性が強化される利点がある。
法により形成したシリカフィルムを用いても良く、プラ
ズマ窒化膜６よりも膜厚を厚く、且つ表面を平坦に形成
できるため、リードをボンディングする際に印加される
圧力に対する耐性が強化される利点がある。
【００１４】
【発明の効果】以上説明したように本発明は、バンプの
周囲に設けた絶縁膜との間に間隙を設けることにより、
リードボンディング時の外部圧力によって生じる応力を
吸収してバンプの変形による一定幅以上の横広がりを防
止すると同時に、外部圧力によるバンプの横広がりを利
用してリードの圧着強度をも増大させることができると
いう効果を有する。
周囲に設けた絶縁膜との間に間隙を設けることにより、
リードボンディング時の外部圧力によって生じる応力を
吸収してバンプの変形による一定幅以上の横広がりを防
止すると同時に、外部圧力によるバンプの横広がりを利
用してリードの圧着強度をも増大させることができると
いう効果を有する。
【００１５】また、リードの圧着部付近のくびれた部分
にも無理な力が集中せず、リードの切断事故も防止でき
るという効果を有する。
にも無理な力が集中せず、リードの切断事故も防止でき
るという効果を有する。
【図１】本発明の一実施例を示す半導体チップの平面図
及びＡ−Ａ′線断面図である。
及びＡ−Ａ′線断面図である。
【図２】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
【図３】従来の半導体装置の一例を示す半導体チップの
断面図である。
断面図である。
【図４】従来の半導体装置の実施例を示す半導体チップ
の平面図である。
の平面図である。
１ シリコン基板
２ 酸化シリコン膜
３ アルミニウム配線
４ バンプ
５ プラズマ酸化膜
６ プラズマ窒化膜
７ 間隙
８ フォトレジスト膜
９ ポリイミド系樹脂膜
１０ リード
１１ くびれた部分
Claims (1)
- 【請求項１】 半導体基板上に設けた最上層の配線と
、前記配線上に設けたバンプと、前記バンプの側面に間
隙を有して設けた保護膜とを有することを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019638A JPH04258125A (ja) | 1991-02-13 | 1991-02-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019638A JPH04258125A (ja) | 1991-02-13 | 1991-02-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258125A true JPH04258125A (ja) | 1992-09-14 |
Family
ID=12004764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019638A Pending JPH04258125A (ja) | 1991-02-13 | 1991-02-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258125A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| JP2009524932A (ja) * | 2006-01-25 | 2009-07-02 | フリースケール セミコンダクター インコーポレイテッド | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 |
| JP2013214558A (ja) * | 2012-03-30 | 2013-10-17 | Olympus Corp | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 |
| WO2017103978A1 (ja) * | 2015-12-14 | 2017-06-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN112885799A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
-
1991
- 1991-02-13 JP JP3019638A patent/JPH04258125A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| US6528894B1 (en) | 1996-09-20 | 2003-03-04 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| US6972249B2 (en) | 1996-09-20 | 2005-12-06 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| JP2009524932A (ja) * | 2006-01-25 | 2009-07-02 | フリースケール セミコンダクター インコーポレイテッド | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 |
| JP2013214558A (ja) * | 2012-03-30 | 2013-10-17 | Olympus Corp | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 |
| WO2017103978A1 (ja) * | 2015-12-14 | 2017-06-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JPWO2017103978A1 (ja) * | 2015-12-14 | 2018-03-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN112885799A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
| US6664129B2 (en) | Integrated circuits and methods for their fabrication | |
| JP3383329B2 (ja) | 半導体装置の製造方法 | |
| US5587336A (en) | Bump formation on yielded semiconductor dies | |
| JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPH02209742A (ja) | テープ自動化ボンディングプロセス用の金／錫共晶ボンディング | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JP2750859B2 (ja) | 半導体装置の製造方法 | |
| JPH05235084A (ja) | 半導体装置 | |
| JPS5848445A (ja) | 金属リ−ドと電極の接続方法 | |
| JP2789467B2 (ja) | 半導体装置 | |
| JP2001313295A (ja) | パターン形成方法 | |
| JPH0393232A (ja) | 半導体装置 | |
| JPS6072253A (ja) | 半導体装置の製造方法 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0352236A (ja) | 半導体装置の製造方法 | |
| JPS61172361A (ja) | テ−プキヤリアの製造方法 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 |