JPH04260144A - バンク切替方式のメモリアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
等を用いた制御装置のオペレーティングシステム処理の
管理下で拡張メモリに対するアクセスを行うためのバン
ク切替方式のメモリアクセス方法に関する。

【０００２】

【従来の技術】バンク切替方式は、限られた主記憶空間
　（アドレス空間）　を有効に利用するために、たとえ
ばページ単位の複数のバンクメモリ領域に対するアクセ
スを共通のアドレス指示により行う方式　（方法）　で
ある。このバンク切替方式を拡張メモリに適用する場合
、主記憶空間の一部を拡張メモリ用に解放し、この部分
的記憶空間の下で、拡張メモリ内のバンクメモリ領域を
切替えることにより主記憶空間の容量に無関係な大容量
の拡張メモリに対するアクセスを行う。このメモリ制御
方式における拡張メモリの物理的アドレスは主記憶上の
解放された一部の領域　（以下ウインドウ領域と呼ぶ）
を示すが、論理的なアドレスはページ数分存在する。即
ちプログラムが拡張メモリのある領域を読出し　（ある
いは書き込み）　する場合はその領域に対応するページ
番号　（以下バンク番号と呼ぶ）　をバンク制御レジス
タに設定しその上でウインドウ領域をアクセスする。

【０００３】図５はバンク切替方式の拡張メモリを採用
したシステム構成例を示す。ＣＰＵ１１はマイクロプロ
セッサ等の中央処理部分であり、メモリ１２は、システ
ムを動作させるためのプログラムやデータをストア　（
格納）する。拡張メモリ１３は複数のバンク領域に分割
されている。拡張メモリ制御部１４はＣＰＵ１１のアク
セスを可能とする、拡張メモリ１３上のバンク領域を指
示する。これらの構成各部は制御信号バス１５、アドレ
スバス１６，　データバス１７により接続されている。 図６は図５のＣＰＵ１１が保有する主記憶空間と、拡張
メモリ１３側の記憶空間の対応関係を示す。

【０００４】図７は図５の拡張メモリ制御部１４の回路
構成例を示す。図７において、ＣＰＵ１１からウインド
ウ領域内のアドレスがアドレスバス１６上に送出され、
バンク番号がデータバス１７上に送出されると、デコー
ダ３３によりＣＰＵ１１の拡張メモリ１３に対するアク
セス要求が検知される。次にデコーダ３３からの指示信
号によりラッチ素子３２において、データバス１７上の
バンク番号が保持され、拡張メモリ１３のアドレス上位
に出力される。次にＣＰＵ１１が、たとえば、読出信号
を制御信号バス１５に、読出しアドレスをアドレスバス
１６に送出すると、拡張メモリ１３ではバンク番号に対
応するバンク領域の読出アドレスで指定されたメモリ領
域の記憶情報を読出しデータバス１７に転送する。

【０００５】

【発明が解決しようとする課題】ＣＰＵ１１はソフトウ
エアプログラムを演算実行することにより上述のメモリ
アクセス処理を行う。ＣＰＵ１１が単一のプログラム　
（シングルタスクもしくはシングルプロセスとも呼ばれ
る）　で動作している場合は問題が生じないが、ＣＰＵ
１１が複数のプログラムを並行して実行する場合、たと
えば第１のタスクを実行中に、割込み処理等により第２
のタスクを実行する場合に次のような問題が生じる。

【０００６】１）あるタスクが拡張メモリをアクセスし
ようとし、バンク制御レジスタにバンク番号を設定した
直後に別のタスクに制御が移行しそのタスクが拡張メモ
リの別のバンク番号に対するアクセスを行い、その後前
のタスクに制御が戻った場合、バンク制御レジスタは移
行したタスクにより変更されてしまう。元のタスクにお
いては既にバンク制御レジスタ　（図７のラッチ３２）
にそのタスク自体が必要なバンク番号を設定した後であ
るため改めてバンク番号を設定せずにメモリをアクセス
する。この結果、途中で制御が移ったタスクにより変更
されたバンク番号に対応するメモリに対する処理を行い
プログラム通りの正常な目的とする拡張メモリの論理ア
ドレスに対するアクセスが行われる。

【０００７】２）前述の状態を回避するためには、ある
タスクが拡張メモリをアクセスする一連の作業中　（バ
ンク制御レジスタの設定、ウインドウ領域のアクセス）
　は別のタスクの起動を禁止する処理が必要である。し
かしこのような禁止処理を行わせると、長期間にわたり
拡張メモリをアクセスするタスクが存在した場合、別の
タスクが動作できないという不具合が生じる。これは特
に外部事象に高速で応答する必要のあるリアルタイム制
御には大きな制限となる。

【０００８】３）同様に回避手段としてタスクの管理を
行うオペレーティングシステムにおいてバンク制御レジ
スタの管理を行わせる方法がある。これはタスクの切り
替えが生じたときオペレーティングシステムがバンク制
御レジスタの内容をタスク毎に記憶しておき、あるタス
クに復帰した時点でオペレーティングシステムがそのタ
スクで記憶したバンク番号を再設定する方法である。し
かしこの方法においてもオペレーティングシステムにバ
ンク制御レジスタの制御を行わせることになり、オペレ
ーティングシステムのオーバーヘッドが増加し処理応答
性の低下を招く。またオペレーティングシステムが拡張
メモリのハードウエアに依存することになり、他の装置
への移植性が低下する。

【０００９】そこで、本発明の目的は、上述の点に鑑み
て、複数のタスク処理によりバンク方式のメモリにアク
セスを行ってもアクセス領域の変更が生ぜず、また、メ
モリのアクセスのために他のタスクを停止させる必要が
なく、さらにメモリアクセス処理を複雑化することのな
いバンク切替方式のメモリアクセス方法を提供すること
にある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、演算処理装置のソフトウエア処理
により発生され、アクセス対象のバンク領域を示すバン
ク番号をメモリ制御回路において受信し、当該受信し、
保持したバンク番号に対応の、メモリ上のバンク領域に
対する前記演算処理装置のアクセスを前記メモリ制御回
路により許可するバンク切替方式のメモリアクセス方法
において、前記演算処理装置の実行可能な複数のソフト
ウエア処理の種類に対応させた複数の前記メモリ制御回
路を設け、前記演算処理装置の現在、実行するソフトウ
エア処理の種類を識別し、当該識別したソフトウエア処
理の種類に対応の前記メモリ制御回路のみを、当該ソフ
トウエア処理が前記演算処理装置において実行されてい
る間前記メモリと接続することを特徴とする。

【００１１】

【作用】ＣＰＵ等の演算処理装置において実行するソフ
トウエア処理が切替わる毎にメモリ制御回路も切替わる
。このため、あるソフトウエア処理においてＣＰＵから
バンク番号によりバンク指定を行った直後、割込みによ
り他のソフトウエア処理を実行しても上記バンク番号は
対応のメモリ制御回路内に保持される。この結果、ＣＰ
Ｕの実行のソフトウエア処理に復帰した場合は、ＣＰＵ
はバンク番号の再指定を行う必要はなく、ただちに情報
の読取り処理を実行することができる。

【００１２】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１はバンク切替方式の化に対してバンク
選択を行うメモリ制御部の回路構成を示す。メモリ制御
部は拡張メモリを利用するタスク数分の４００１、４０
０２、４００３〜４００ｎの制御ブロックを持つ。各ブ
ロックは同じ回路であるため以下の説明は４００１のブ
ロックについて記述する。ラッチ素子４５は従来のバン
ク制御レジスタと同様に拡張メモリのバンク番号を設定
するために使用され、ゲート素子４６を介して拡張メモ
リの上位アドレス信号４２２としてメモリに接続される
。このレジスタは前述の各制御ブロック共通の制御方式
とし後述のフリップフロップ出力４１８が有効な場合の
みに書き込みが可能である。ラッチ素子４７はそのブロ
ックを使用するタスクのスタック領域の下限アドレス、
ラッチ素子４８は同様に上限アドレスをプログラムによ
り初期処理により設定される。コンパレータ素子４９は
アドレスバス４２のアドレス信号と４７，４８のラッチ
素子で設定されたスタック領域４下限，　上限アドレス
を比較する素子で、コンパレータ出力４２１はアドレス
バス４２の情報が下限アドレス情報４１６以上でありか
つ上限アドレス情報４１７以下である時にコンパレータ
出力信号４２１を有効にする。オア素子４１０は読出し
指令信号４３と書き込み指令信号４４の論理和で出力を
有効にする。この信号とコンパレータ出力４２１の論理
積をアンド素子４１１により作成する。アンド出力４２
０は前述の通り、そのブロックの設定されたスタック領
域に対する読出しもしくは書き込み指令がＣＰＵより発
生した時点で有効になる。この信号によりフリップフロ
ップ素子４１２をセットしフリップフロップ出力４１８
を有効とする。この信号によりゲート４６を有効にしバ
ンク信号４１４を拡張メモリ上位アドレス信号４２２と
してメモリに共通する。リセット要求信号４１９は他の
ブロックが有効となった場合にフリップフロップ４１２
をリセットするための信号で他のブロックの有効信号の
論理和をオア素子４１３で作成する。微分素子４２３は
４１３で作成されたリセット信号を微分してフリップフ
ロップ素子４１２をリセットする信号を作成するもので
ある。

【００１３】このような回路の動作を図２〜図４を用い
て説明する。本実施例では、ＣＰＵ（本発明の演算処理
装置）　が各種ソフトウエア処理　（具体的にはアプリ
ケーショプログラム）　を実行する際に、ソフトウエア
処理の種類に対応させて図２のように主記憶空間上にス
タック領域を設定することに着目し、このスタック領域
に対するＣＰＵのアドレス発生によりＣＰＵの実行しよ
うとするソフトウエア処理の種類を識別する。また、電
源起動時にＣＰＵは、図１の各メモリ制御ブロック４０
０１〜４００ｎのラッチ４７，４８に各メモリ制御ブロ
ックと対応のスタック領域のアドレス範囲を、図３の制
御手順により書き込んでおく。

【００１４】このような状態でたとえばＣＰＵがメモリ
ブロック４００１に対応のソフトウエア処理を実行する
と、アドレスバス４２上にスタック領域に対する読出し
アドレスまたは書き込みアドレスが発生する。メモリ制
御ブロック４００１のコンパレータ４９では、アドレス
バス上のアドレスがラッチ４７，４８の上下限値にある
ことを検知すると、オンの出力信号４２１を発生する。 また、読出し信号または書込み信号も発生されているこ
とをアンド素子４１１により確認し、上記オンの出力信
号４２１をフリップフロップ素子４２１により保持する
。フリップフロップ４１２のオンの信号保持によりゲー
ト４６が開き、ラッチ素子と拡張メモリが接続される。 ラッチ４５は図７に示す従来のメモリ制御回路１４のラ
ッチ素子３２と同一機能を有し、不図示のデコーダによ
り、拡張メモリに対するアドレス指定が検知されたとき
、データバス４１上のバンク番号　（ＣＰＵにより発生
）　を保持する。また、コンパレータ４９の出力がオフ
、すなわち、他のメモリ制御ブロックに対応するソフト
ウエア処理が実行されている間はオア素子４１３および
微分素子４２３により作成されたリセット信号によりフ
リップフロップ４１２はレベルオフの信号を出力する。 このため、ゲート４６が閉じ、ラッチ素子４５と拡張メ
モリとは非接続状態となる。

【００１５】図４はＣＰＵの実行するアプリケーション
プログラムの動作の流れを示したものでタスク１の処理
中に外部事象の割り込みが発生しオペレーティングシス
テムの管理によりタスク２に制御が移りその後再度タス
ク１に制御が戻った状態例を表している。ここで６−１
の時点でタスク１は拡張メモリに対するアクセスのため
バンク制御レジスタ　（図１のラッチ素子４５）　にバ
ンク番号の書き込みを行った。その後割り込みが入り６
−２でタスク１のマイクロプロセッサのレジスタ状態を
タスク１のスタック領域に待避し割り込み処理後オペレ
ーティングシステムに制御が移り、オペレーティングシ
ステムはタスク２に実行権を渡す。タスク２に制御が移
る時にタスク２のＣＰＵのレジスタ状態をタスク２のス
タック領域より６−３で復帰する。タスク２はその中で
拡張メモリをアクセスしバンク制御レジスタを書き換え
る。 その後再度オペレーティングシステムに制御を移しオペ
レーティングシステムは状況判断の結果としてタスク１
に実行権を与える。６−７でタスク１の動作のためのレ
ジスタをタスク１のスタック領域より復帰する。６−８
でタスク１は６−１で設定したバンクに対応した拡張メ
モリに対するアクセスを行う。

【００１６】この例によると６−１におけるバンクレジ
スタ設定はタスク１に対応したバンク制御レジスタに対
して行われ、タスク２に制御が移行する時点　（６−３
）　でタスク２のスタック領域に対するアクセスが発生
しバンク制御回路がタスク２のブロックに切り替えられ
タスク２での拡張メモリアクセスはそのブロックの制御
回路内で処理される。６−７でタスク１に再度制御が移
行する時点でタスク１のスタック領域に対するアクセス
が発生しバンク制御回路はタスク１用となり６−８の拡
張メモリアクセスに対するバンクは６−１で設定したも
のとなる。

【００１７】以上、説明したように、ＣＰＵがソフトウ
エア処理を割込み変更する毎に元のソフトウエア処理中
で使用したバンク番号は対応のメモリ制御ブロック内の
ラッチ素子４５に保持されている。このため、ＣＰＵが
元のソフトウエア処理に復帰しても、従来のようにバン
ク番号を新たに設定する必要がない。

【００１８】本実施例の他に次の例が挙げられる。 １）ＣＰＵの実行するソフトウエア処理の種類を検知す
るためには、他の方法を用いることもできる。すなわち
、ソフトウエア処理を規定したアプリケーションプログ
ラムの格納アドレスは固定であるので、この格納アドレ
スの上限値および下限値を図１のラッチ素子４７，４８
に保持させるようにしてもよい。

【００１９】２）本実施例では拡張メモリに対してバン
ク方式を適用する例を示したが拡張メモリに限らずバン
ク方式を採用するメモリに本発明を適用できることは言
うまでもない。

【００２０】

【発明の効果】以上、説明したように、本発明によれば
、バンク切り替え方式によるメモリを使用する各種情報
処理装置において、実行のプログラムにおいてソフトウ
エア上の複雑なメモリ管理手続き無しで複数のタスクが
拡張メモリを使用することが可能である。また、タスク
毎のアプリケーションプログラムやオペレーティングシ
ステム上でメモリ制御のための排他的制御などの手続き
が不要になるため処理の高速化が図れると共に、プログ
ラム作成時の手続き忘れ等による障害の発生を未然に防
ぐことが出来、製品の品質向上の効果も得られる。

【図面の簡単な説明】

【図１】本発明実施例のメモリ制御回路の回路構成を示
す回路図である。

【図２】本発明実施例のスタック領域に関するメモリマ
ップである。

【図３】本発明実施例のＣＰＵが実行する初期処理の内
容を示すフローチャートである。

【図４】本発明実施例のＣＰＵのソフトウエア処理とバ
ンクレジスタの対応関係を示すタイミングチャートであ
る。

【図５】従来のシステム構成を示すブロック図である。

【図６】従来のバンクメモリのメモリ空間を示すメモリ
マップである。

【図７】従来のメモリ制御回路の回路構成を示すブロッ
ク図である。

【符号の説明】

１１　　　　ＣＰＵ １２　　　　メモリ １３　　　　拡張メモリ １４　　　　拡張メモリ制御部 １５　　　　制御信号 １６　　　　アドレスバス １７　　　　データバス ３３　　　　デコーダ素子 ３４　　　　データバス信号 ３５　　　　アドレスバス信号 ３６　　　　メモリ書込指示信号 ３７　　　　メモリ読出指示信号 ３９　　　　メモリアドレス上位（バンク番号）４１　
　　　データバス ４２　　　　アドレスバス ４３　　　　読出し指令信号 ４４　　　　書込み指令信号 ４５　　　　ラッチ素子 ４６　　　　ゲート素子 ４７　　　　ラッチ素子 ４８　　　　ラッチ素子 ４９　　　　コンパレータ素子 ３１０　　　　メモリアドレス下位 ３１１　　　　メモリ素子選択信号 ４１０　　　　オア素子 ４１１　　　　アンド素子 ４１２　　　　フリップフロップ素子 ４１３　　　　オア素子 ４１４　　　　バンク信号 ４１５　　　　バンク信号 ４１６　　　　下限アドレス ４１７　　　　上限アドレス ４１８　　　　フリップフロップ出力 ４１９　　　　リセット　　　　信号 ４２０　　　　アンド出力 ４２１　　　　コンパレータ出力 ４２２　　　　メモリアドレス上位 ４００１　　　　メモリ制御ブロック ４００２　　　　メモリ制御ブロック ４００３　　　　メモリ制御ブロック ４００ｎ　　　　メモリ制御ブロック

Claims (1)

【特許請求の範囲】
1. 【請求項１】演算処理装置のソフトウエア処理により発
   生され、アクセス対象のバンク領域を示すバンク番号を
   メモリ制御回路において受信し、当該受信し、保持した
   バンク番号に対応の、メモリ上のバンク領域に対する前
   記演算処理装置のアクセスを前記メモリ制御回路により
   許可するバンク切替方式のメモリアクセス方法において
   、前記演算処理装置の実行可能な複数のソフトウエア処
   理の種類に対応させた複数の前記メモリ制御回路を設け
   、前記演算処理装置の現在、実行するソフトウエア処理
   の種類を識別し、当該識別したソフトウエア処理の種類
   に対応の前記メモリ制御回路のみを、当該ソフトウエア
   処理が前記演算処理装置において実行されている間前記
   メモリと接続することを特徴とするバンク切替方式のメ
   モリアクセス方法。