JPH04260159A

JPH04260159A - 電力変換器における伝送方法

Info

Publication number: JPH04260159A
Application number: JP3021849A
Authority: JP
Inventors: Hiroshi Takahashi; 弘高橋
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1991-02-15
Filing date: 1991-02-15
Publication date: 1992-09-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力変換器またはその
他の被制御対象において電源の異常、プロセッサの異常
などを検出した場合に、その異常を通知するときの伝送
方法に関する。

【０００２】

【従来の技術】電力変換器を制御するシステムでは、処
理能力を向上させるため複数のＣＰＵを使用するマルチ
ＣＰＵ方式を取ることがある。この場合、複数のＣＰＵ
間のデータ伝送は、構成が簡単になるなどの理由からシ
リアル伝送方式で行われることが多い。

【０００３】図８は、マルチＣＰＵ方式でＣＰＵ間のデ
ータ伝送をシリアル方式で行う従来の電力変換器の制御
回路の構成図である。図８に示すように制御回路は、図
示しないインバータ等の電力変換器の制御を行うＣＰＵ
１１と、マンマシーンインターフェース処理等を実行す
るＣＰＵ１２と、データ伝送の際の制御パラメータやＲ
ＡＳ（ｒｅｌｉａｂｉｌｉｔｙ，ａｖａｉｌａｂｉｌｉ
ｔｙ　ａｎｄ　ｓｅｒｖｉｃｅａｂｉｌｉｔｙ）　情報
等を記憶するＮＶ−ＲＡＭ（不揮発性メモリ）１３とで
構成されている。

【０００４】図９は、上記制御回路のより詳細な回路構
成図である。図９に示すようにＣＰＵ１１及び１２は、
それぞれデータのシリアル伝送を行う伝送処理部１１ａ
、１２ａを有しており、ＣＰＵ間の伝送状態の監視はＣ
ＰＵ１２が担当している。

【０００５】伝送制御は市販のパッケージソフト等によ
り行われており、これが伝送処理部１１ａ，１２ａに該
当する。ＣＰＵ１２のマンマシーンインターフェース部
１２ｃがユーザからのデータ伝送の指示を受付ると、ア
プリケーション処理部１２ｂが伝送処理部１２ａを起動
させデータ伝送を開始させる。そして、伝送が終了する
とその結果がアプリケーション処理部１２ｂに返送され
る。

【０００６】図１０（Ａ）　〜（Ｃ）　及び図１１は、
ＣＰＵ１２からＣＰＵ１１へデータを伝送する場合の従
来の伝送方式の説明図である。それぞれの図の上側がＣ
ＰＵ１２から送出される信号を示し、下側がＣＰＵ１１
から送出される信号を示している。

【０００７】図１０（Ａ）　の場合には、例えばＣＰＵ
１２からＣＰＵ１１へコマンド１が送出され（図１０（
Ａ）　の■）、ＣＰＵ１１がそのコマンド１を正常受信
したときには、ＣＰＵ１２に対して受信完了コードとし
てＡＣＫ信号が返送される（（Ａ）　の■）。

【０００８】ＡＣＫ信号を受信すると、ＣＰＵ１２はコ
マンド伝送終了であることを意味するコードＥＯＴをＣ
ＰＵ１１に伝送する（（Ａ）　の■）。次に、別のコマ
ンド、例えばコマンド１に対する答えを求めるコマンド
２をＣＰＵ１１に伝送する（（Ａ）　の■）。

【０００９】これに対してＣＰＵ１１は、求められた情
報をＣＰＵ１２に伝送する（（Ａ）　の■）。ＣＰＵ１
１からの情報を受け取ったなら、ＣＰＵ１２は受信完了
コードＡＣＫを伝送する（（Ａ）　の■）。

【００１０】受信確認コードを受け取ったなら、ＣＰＵ
１１は伝送終了のコードＥＯＴをＣＰＵ１２に伝送する
（（Ａ）　の■）。次に、ＣＰＵ１２は、ＣＰＵ１１に
データ伝送要求の有無を問い合わせるコードＥＮＱを伝
送する（（Ａ）　の■）。これに対応してＣＰＵ１１は
何らかの情報をＣＰＵ１２に伝送する（（Ａ）　の■）
。

【００１１】この場合、仮に（Ａ）　の■の時点、すな
わちＣＰＵ１２からＣＰＵ１１にコマンド１を伝送した
時点で、ＣＰＵ１１が電源オフや、ＣＰＵの異常を検出
したとしても、ＣＰＵ１１からＣＰＵ１２に情報を伝送
する（Ａ）の■の時点まで、ＣＰＵ１２にはその異常情
報は伝達されない。

【００１２】図１０（Ｂ）　の場合には、ＣＰＵ１２か
らコマンド１が伝送されると（（Ｂ）　の■）、ＣＰＵ
１１はそのコマンドに対する答えを返送する（（Ｂ）　
の■）。これを受けてＣＰＵ１２は伝送終了のコードＥ
ＯＴを伝送する（（Ｂ）　の■）。

【００１３】次に、ＣＰＵ１２はデータ伝送要求の有無
を問い合わせるコードＥＮＱを伝送する（（Ｂ）　の■
）。これを受けてＣＰＵ１１は、何らかの情報Ｉ２　をＣＰ
Ｕ１２に伝送する（（Ｂ）　の■）。

【００１４】この場合、仮に（Ｂ）　の■の時点でＣＰ
Ｕ１１が電源オフやＣＰＵの異常を検出したとしても、
ＣＰＵ１１からＣＰＵ１２に情報を伝送する（Ｂ）　の
■の時点まで、ＣＰＵ１２にはその異常情報は伝達され
ない。

【００１５】図１０（Ｃ）　の場合には、ＣＰＵ１２か
らコマンド１が伝送されると（（Ｃ）　の■）、ＣＰＵ
１１はその伝送を中断させる為に中断要求のコードＲＶ
Ｉを返送する（（Ｃ）　の■）。

【００１６】ＣＰＵ１２は、この中断要求を了承して伝
送終了コードＥＯＴをＣＰＵ１１に伝送する（（Ｃ）　
の■）。さらに、データ伝送の有無を問い合わせるコー
ドＥＮＱを伝送する（（Ｃ）　の■）。

【００１７】これを受けてＣＰＵ１１は、何らかの情報
Ｉ２　をＣＰＵ１２に伝送する（（Ｃ）　の■）。この
場合、仮に（Ｃ）　の■の時点で、ＣＰＵ１１が電源オ
フやＣＰＵの一時的異常を検出したとしても、（Ｃ）の
■の時点まで、ＣＰＵ１２にはその異常情報は伝達され
ない。

【００１８】さらに、図１１は、ＣＰＵ１２からコマン
ドを伝送したときに、ＣＰＵ１１に故障が発生してコマ
ンドが返送されない場合の動作を示す図である。この場
合、ＣＰＵ１２がコマンドを伝送して一定の応答待ち時
間（例えば、３秒）経過してもＣＰＵ１１からコマンド
が返送されない場合には、異常終了してＣＰＵ１１に再
度同じコマンドを伝送するようになっている。

【００１９】

【発明が解決しようとする課題】上述したように従来の
伝送方式では、電力変換器を制御するＣＰＵ１１が、伝
送の初期段階で電源オフ、ＣＰＵの故障等を検出しても
、ＣＰＵ１１がＣＰＵ１２に対して情報を伝送するタイ
ミングとなるまで、その異常情報がＣＰＵ１２に伝送さ
れなかった。

【００２０】その為、電源オフ、ＣＰＵの故障等の異常
が発生しても、ＣＰＵ１２が、実際に異常発生時のデー
タ伝送に関わる制御情報をＮＶ−ＲＡＭ等へ格納を開始
するまでに一定の時間がかかり（例えば、２秒程度）、
例えば電源オフの異常であれば、その間に制御回路の電
圧が低下して、必要な制御情報（制御パラメータやＲＡ
Ｓ情報など）を保存しておくことができなくなるという
問題点があった。

【００２１】また、異常が発生した場合でも、一時的な
ＣＰＵの故障で短時間で正常状態に復帰する場合や、電
源オフでも制御回路に供給される電圧が動作可能電圧を
下回る前に正常電圧に復帰する場合がある。

【００２２】例えば、図１１に示すようにＣＰＵ１２か
らＣＰＵ１１にコマンド１を伝送した時点でＣＰＵ１１
に一時的な故障が発生した場合には、ＣＰＵ１１はその
とき伝送されたコマンドを正常に受信できないので、短
時間で正常状態に復帰したとしてもＣＰＵ１１は、コマ
ンド１に対する応答をＣＰＵ１２に返送しない。

【００２３】このような場合、従来の伝送方式では、Ｃ
ＰＵ１２は、一定の応答待ち時間（一般に３秒程度）を
オーバしたのを検出してから、始めて同じコマンドをＣ
ＰＵ１１に再送するようになっていた。

【００２４】その為、従来のシリアル伝送方式では、一
時的な異常であっても伝送処理が再開されるまでに時間
がかかっていた。これは、インバータ等の電力変換器の
ようにリアルタイム処理が必要なシステムでは、処理効
率の点で問題となる。

【００２５】本発明の目的は、データの伝送途中で異常
が発生した場合でも、伝送に関わる制御情報を確実に保
存できるようにすることである。また、正常状態に復帰
したときのシステムの再立ち上げ時間を短くすることで
ある。

【００２６】

【課題を解決するための手段】図１は、本発明の原理説
明図である。電力変換器の制御を行うプロセッサ１と、
少なくとも伝送状態の監視を行うプロセッサ２と、制御
情報を記憶するメモリ３とで構成されたシステムにおい
て、前記プロセッサ２が、プロセッサ間のデータ伝送を
行う伝送処理部２ａと、この伝送処理部２ａを制御する
アプリケーション処理部２ｂとで構成される場合に、少
なくとも電源オフ、又はプロセッサの異常発生時に、異
常の発生をアプリケーション処理部２ｂに通知する信号
線ａを、伝送処理部２ａとアプリケーション処理部２ｂ
との間に設けている。

【００２７】そして、プロセッサ１で電源オフ、又はプ
ロセッサの異常が検出された場合には、この異常情報を
受けて伝送処理部２ａが前記信号線ａによりアプリケー
ション処理部２ｂに異常の発生を通知する。

【００２８】この信号線ａにより異常が通知されたとき
には、アプリケーション処理部２ｂは、異常発生時のデ
ータ伝送に関わる制御情報（例えば、制御パラーメタ、
ＲＡＳ情報など）を前記メモリ３に格納する。

【００２９】

【作用】本発明では、電源オフ、プロセッサの異常等が
検出されたとき、アプリケーション処理部２ｂにより、
直ちにその時のデータ伝送に関わる制御情報がメモリ３
に保存される。

【００３０】そして、正常状態に復帰したときには、メ
モリ３に保存されている制御情報に基づいて、例えば異
常発生直前に伝送されたコマンドが再度、伝送処理部２
ａからプロセッサ１に伝送される。

【００３１】従って、電源オフなどの異常が発生した場
合でも、電源電圧がプロセッサが動作可能な最低電圧を
下回る前に、異常発生時のデータ伝送に関わる制御情報
を確実に保存することができる。また、電源電圧が低下
する前に制御情報が保存されるので、制御情報の信頼性
も向上する。

【００３２】さらに、正常状態に復帰した場合には、上
記の制御情報に基づいて伝送処理を中断する直前に伝送
したコマンド等を再伝送することができるので、システ
ムの再立ち上げ時間を短縮することができる。

【００３３】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図２は、本発明の第１実施例の電力変換器の
制御回路の構成図である。この制御回路は、図９に示し
た従来の制御回路と同様に２個のＣＰＵ１４、１５で構
成されており、ＣＰＵ１４は図示しない電力変換器を制
御するプロセッサであり、ＣＰＵ１５は伝送状態の監視
等を行うプロセッサである。

【００３４】図２において、伝送処理部１５ａは、ＣＰ
Ｕ１４の伝送処理部１４ａとの間でデータ伝送を行う回
路である。アプリケーション処理部１５ｂは、伝送処理
部１５ａに指示してデータの伝送等を行わせる回路であ
る。

【００３５】この実施例では、アプリケーション処理部
１５ｂと伝送処理部１５ａとの間に２つの信号線ａ、ｂ
が設けてある。信号線ａは、ＣＰＵ１１が故障、電源電
圧の低下等を検出したとき、伝送処理部１５ａからアプ
リケーション処理部１５ｂに異常が発生したことを通知
する為の信号線であり、信号線ｂは、アプリケーション
処理部１５ｂから伝送処理部１５ａに、伝送処理を再開
させることを通知する為の信号線である。

【００３６】次に、上記制御回路の動作を図３〜図５の
動作説明図を参照して説明する。図３は、コマンドの伝
送途中に電力変換器における過電流、過電圧等の異常が
検出された場合の説明図である。

【００３７】先ず、ＣＰＵ１５からＣＰＵ１４へコマン
ド１を伝送する（図３■）。このコマンドを受信してい
るときに、ＣＰＵ１４が電力変換器の異常を検出したな
ら、電力変換器の異常を知らせる故障データをＣＰＵ１
５に伝送する（図３■）。

【００３８】ＣＰＵ１５の伝送処理部１５ａがこの故障
データを受け取ると、伝送処理を中断し、さらに信号線
ａをイネーブルにして異常が発生したことをアプリケー
ション処理部１５ｂに通知する。

【００３９】アプリケーション処理部１５ｂは、信号ａ
がイネーブルとなったのを検出すると、そのときの伝送
状態に関わる制御パラメータやＲＡＳ情報をＮＶ−ＲＡ
Ｍ１６に記憶する。

【００４０】図３に示すように、この場合電源電圧の異
常を検出してから約２００ｍｓ　で、ＮＶ−ＲＡＭ１６
に制御パラメータやＲＡＳ情報が記憶されるので、必要
な制御情報が確実に保存される。

【００４１】その後、電源電圧が正常に復帰したことが
ＣＰＵ１４で検出され、その情報がＣＰＵ１５の伝送処
理部１５ａに通知されと、伝送処理部１５ａは信号ａを
ディスエーブルにする。

【００４２】伝送処理部１５ａからの信号ａがディスエ
ーブルとなると、アプリケーション処理部１５ｂは、信
号ｂをイネーブルにして伝送処理部１５ａに割り込みを
かけ伝送処理を再開させる。このとき同時に、アプリケ
ーション処理部１５ｂは、ＮＶ−ＲＡＭ１６に記憶され
ている制御パラメータとＲＡＳ情報を伝送処理部１５ａ
に送る。

【００４３】なお、正常状態に復帰したとき、信号線ｂ
によりアプリケーション処理部１５ｂから伝送処理部１
５ａに割り込みをかける代わりに、伝送処理部１５ａに
指令を伝える信号線ｄを利用して伝送処理の再開の指示
を与えるようにすることもできる。この場合、信号線ｂ
は不要となる。

【００４４】伝送処理部１５ａは、送られてくる制御パ
ラメータとＲＡＳ情報とに基づいて伝送処理を再開させ
、処理を中断する直前に伝送したコマンドと同じコマン
ドを再度ＣＰＵ１４に伝送する（図３■）。

【００４５】これにより、異常発生の直前に伝送したコ
マンドから処理を再開することができるので、システム
の再立ち上げまでの時間を短縮することができる。次に
、図４を参照してコマンド１の伝送途中に電源電圧の低
下等の異常を検出した場合の動作を説明する。

【００４６】先ず、ＣＰＵ１５からＣＰＵ１４へコマン
ド１を伝送する（図４■）。このコマンドを受信してい
るときに、ＣＰＵ１４が電源電圧が基準値を下回ったの
を検出したなら、そのコマンドの応答の代わりに電源電
圧の異常を知らせる電源オフデータをＣＰＵ１５に伝送
する（図４■）。

【００４７】ＣＰＵ１５の伝送処理部１５ａがこの電源
オフデータを受け取ると、伝送処理を中断し、さらに信
号線ａをイネーブルにして電源異常が発生したことをア
プリケーション処理部１５ａに通知する。

【００４８】アプリケーション処理部１５ｂは、この信
号ａがイネーブルとなると、そのときの伝送状態に関わ
る制御パラメータやＲＡＳ情報をＮＶ−ＲＡＭ１６に記
憶する。

【００４９】図４に示すように、この場合電源電圧の異
常を検出してから約２００ｍｓ　で、ＮＶ−ＲＡＭ１６
に制御パラメータやＲＡＳ情報が記憶されるので、電源
電圧が低下してＣＰＵの動作可能最低電圧を下回る前に
、必要な制御情報を確実に記憶することができる。

【００５０】その後、電源電圧が正常に復帰したことが
ＣＰＵ１４で検出されると、その情報がＣＰＵ１５の伝
送処理部１５ａに通知される。この情報を受け取ると伝
送処理部１５ａは信号ａをディスエーブルにする。

【００５１】信号ａがディスエーブルとなると、アプリ
ケーション処理部１５ｂは、信号ｂをイネーブルにして
伝送処理部１５ａに割り込みをかけ伝送処理を再開させ
る。このとき同時に、アプリケーション処理部１５ｂは
、ＮＶ−ＲＡＭ１６に記憶されている制御パラメータと
ＲＡＳ情報を伝送処理部１５ａに送る。

【００５２】伝送処理部１５ａは、送られてくる制御パ
ラメータとＲＡＳ情報とに基づいて伝送処理を再開させ
、電源オフ時の直前に発行したコマンドと同じコマンド
を再度ＣＰＵ１４に伝送する（図３■）。

【００５３】この場合、ＣＰＵ１４から電源オフデータ
が送出された時点で、伝送処部１５ａにより異常の発生
がアプリケーション処理部１５ｂに通知され、そのとき
の伝送状態に関わる制御情報がＮＶ−ＲＡＭ１６に記憶
されるので、異常発生時の制御情報が確実に保存される
。

【００５４】次に、図５を参照してコマンド１の伝送途
中にＣＰＵ異常を検出した場合の動作を説明する。先ず
、ＣＰＵ１５からＣＰＵ１４へコマンド１を伝送する（
図５■）。

【００５５】このコマンドを受信しているときに、ＣＰ
Ｕ１４が自己の故障を検出した場合には、ＣＰＵ１４は
異常発生コードを伝送する（図５■）。この異常発生コ
ードを受け取ると、ＣＰＵ１５の伝送処理部１５ａは、
伝送処理を中断し、さらに信号ａをイネーブルにしてア
プリケーション処理部１５ｂに異常が発生したことを通
知する。

【００５６】これを受けてアプリケーション処理部１５
ｂは、そのときの制御パラメータとＲＡＳ情報をＮＶ−
ＲＡＭ１６に格納する。その後、ＣＰＵが正常状態に戻
ると、アプリケーション処理部１５ｂは、伝送処理部１
５ａに割り込みをかけて伝送処理を再開させる。同時に
ＭＶ−ＲＡＭ１６に記憶されている故障発生時の制御パ
ラメータとＲＡＳ情報を伝送処理部１５ａに送る。

【００５７】伝送処理部１５ａは、アプリケーション処
理部１５ｂから送られる制御パラメータ、ＲＡＳ情報に
基づいて故障発生直前に伝送したコマンドと同じコマン
ドを再度ＣＰＵ１４に伝送する（図５■）。

【００５８】これにより、ＣＰＵの故障が検出された場
合にも、故障発生の直前に伝送されたコマンドから処理
が再開されるので、故障復帰時のシステムの再立ちあげ
の時間を短縮することができる。

【００５９】次に、図６は、本発明の第２実施例の電力
変換器の制御回路の構成図である。この実施例では、異
常が発生したことをＣＰＵ１４からＣＰＵ１５のアプリ
ケーション処理部１５ｂ及び伝送処理部１５ａに通知す
る為の信号線ｃと、伝送処理を再開させる為に、アプリ
ケーション処理部１５ｂから伝送処理部１５ａに割り込
みをかける為の信号線ｂとの２本の信号線を設けている
。図６のそれ以外の回路構成は図２と同一である。

【００６０】次に図７を参照してコマンドを伝送してい
る途中で、ＣＰＵ１４が電源オフ、又は自己のＣＰＵの
故障等を検出した場合の動作を説明する。先ず、ＣＰＵ
１５がＣＰＵ１４にコマンド１を伝送する（図７■）。

【００６１】このコマンドの受信中に電源オフ等の何ら
かの異常を検出すると、ＣＰＵ１４は信号ｃをイネーブ
ルにする。この信号ｃがイネーブルとなると、アプリケ
ーション処理部１５ｂは、そのときの制御パラメータ、
ＲＡＳ情報をＮＶ−ＲＡＭ１６に格納する。同時に、伝
送処理部１５ａは、伝送処理を中断する。

【００６２】その後、正常状態に復帰すると、ＣＰＵ１
４は信号ｃをディスエーブルにする。信号ｃがディスエ
ーブルとなると、アプリケーション処理部１５ｂは、信
号ｂをイネーブルにして伝送処理部１５ａに割り込みを
かけ伝送処理を再開させる。このとき同時に、アプリケ
ーション処理部１５ｂは、ＮＶ−ＲＡＭ１６に記憶され
ている制御パラメータとＲＡＳ情報を伝送処理部１５ａ
に送る。

【００６３】そして、伝送処理部１５ａは、制御パラメ
ータ、ＲＡＳ情報に基づいて異常発生の直前に伝送した
コマンドと同じコマンドを再度ＣＰＵ１４に伝送する（
図７■）。

【００６４】この第２実施例では、ＣＰＵ１４とＣＰＵ
１５との間に異常の発生を知らせる信号線ｃを設けたの
で、異常発生時にＣＰＵ１５が直ちに伝送状態に関わる
制御情報をＮＶ−ＲＡＭ１６に格納し、伝送処理を中断
することができる。

【００６５】従って、電源オフなどの異常が発生した場
合でも、異常発生時の伝送状態を示す制御情報が確実に
保存される。また、異常状態から正常状態に復帰したと
きも、直ちに伝送処理が再開され、異常発生時の直前に
伝送されたコマンドと同じコマンドが再伝送されるので
、システムの再立ち上げに要する時間が短くなる。

【００６６】尚、電力変換器の制御回路の構成は実施例
に述べた例に限らず、種々の構成の制御回路に本発明の
伝送方法は適用できる。また、シリアル伝送方式に限ら
ずパラレル伝送方式にも本発明は適用できる。さらに、
本発明は電力変換器の制御の他に他の被制御対象の制御
にも適用できる。

【００６７】

【発明の効果】本発明によれば、電源オフなどの異常が
発生した場合でも、電源電圧がプロセッサの動作可能な
最低電圧を下回る前に、データ伝送に関わる制御情報を
確実に保存することができる。また、そのとき保存する
制御情報の信頼性を向上させることができる。

【００６８】さらに、正常状態に復帰した場合には、メ
モリに保存されている制御情報に基づいて、伝送処理を
中断する直前に伝送したコマンド等をすぐに再伝送する
ことができるので、システムの再立ち上げを迅速に行う
ことができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第１実施例の電力変換器の制御回路の構成図で
ある。

【図３】電力変換器の異常を検出した場合の動作説明図
である。

【図４】電源オフが発生した場合の動作説明図である。

【図５】ＣＰＵ異常が発生した場合の動作説明図である
。

【図６】第２実施例の電力変換器の制御回路の構成図で
ある。

【図７】第２実施例の動作説明図である。

【図８】従来の電力変換器の制御回路の構成図である。

【図９】図１の制御回路のより詳細な構成図である。

【図１０】従来の伝送方式の説明図である。

【図１１】従来の伝送方式の説明図である。

【符号の説明】

１、２　　　　　　プロセッサ２ａ　　　　　　　　伝送処理部２ｂ　　　　　　　　アプリケーション処理部３　　　
　　　　　　　メモリ

Claims

【特許請求の範囲】

【請求項１】電力変換器の制御を行うプロセッサ（１）
　と、少なくとも伝送状態の監視を行うプロセッサ（２
）　と、制御情報を記憶するメモリ（３）　とで構成さ
れるシステムにおいて、伝送状態の監視を行う前記プロ
セッサ（２）　が、プロセッサ間のデータ伝送を行う伝
送処理部（２ａ）と、この伝送処理部（２ａ）を制御す
るアプリケーション処理部（２ｂ）とで構成される場合
に、少なくとも電源オフ、又はプロセッサの異常が発生
したとき、異常の発生をアプリケーション処理部（２ｂ
）に通知する信号線ａを、伝送処理部（２ａ）とアプリ
ケーション処理部（２ｂ）との間に設け、異常が発生し
たとき、伝送処理部（２ａ）が前記信号線ａによりアプ
リケーション処理部（２ｂ）に異常の発生を通知し、こ
の信号線ａにより異常の発生が通知されたとき、アプリ
ケーション処理部（２ｂ）は、少なくとも異常発生時の
データ伝送に関わる制御情報を前記メモリ（３）　に格
納することを特徴とする電力変換器における伝送方法。
【請求項２】電力変換器の制御を行うプロセッサ（１）
　と、少なくとも伝送状態の監視を行うプロセッサ（２
）　と、制御情報を記憶するメモリ（３）　とで構成さ
れたシステムにおいて、前記プロセッサ（１）　とプロ
セッサ（２）　との間に異常の発生を通知する信号線ｃ
を設け、伝送状態の監視を行う前記プロセッサ（２）　
が、プロセッサ間のデータ伝送を行う伝送処理部（２ａ
）と、この伝送処理部（２ａ）を制御するアプリケーシ
ョン処理部（２ｂ）とで構成される場合に、前記信号線
ｃにより異常の発生が通知されたとき、前記アプリケー
ション処理部（２ｂ）は、少なくとも異常発生時のデー
タ伝送に関わる制御情報を前記メモリ（３）　に格納す
ることを特徴とする電力変換器における伝送方法。
【請求項３】異常状態から正常状態に復帰して伝送処理
を再開する場合に、前記メモリ（３）　に記憶されてい
る制御情報に基づいて、伝送処理を正常に終了した時点
まで遡って処理を再開させることを特徴とする請求項１
又は２記載の電力変換器における伝送方法。
【請求項４】被制御対象の制御を行うプロセッサ（１）
　と、少なくとも伝送状態の監視を行うプロセッサ（２
）　と、制御情報を記憶するメモリ（３）　とで構成さ
れるシステムにおいて、伝送状態の監視を行う前記プロ
セッサ（２）　が、プロセッサ間のデータ伝送を行う伝
送処理部（２ａ）と、この伝送処理部（２ａ）を制御す
るアプリケーション処理部（２ｂ）とで構成される場合
に、少なくとも電源オフ、又はプロセッサの異常が発生
したとき、異常の発生をアプリケーション処理部（２ｂ
）に通知する信号線ａを、伝送処理部（２ａ）とアプリ
ケーション処理部（２ｂ）との間に設け、異常が発生し
たとき、伝送処理部（２ａ）が前記信号線ａによりアプ
リケーション処理部（２ｂ）に異常の発生を通知し、こ
の信号線ａにより異常の発生が通知されたとき、アプリ
ケーション処理部（２ｂ）は、少なくとも異常発生時の
データ伝送に関わる制御情報を前記メモリ（３）　に格
納することを特徴とする伝送方法。
【請求項５】被制御対象の制御を行うプロセッサ（１）
　と、少なくとも伝送状態の監視を行うプロセッサ（２
）　と、制御情報を記憶するメモリ（３）　とで構成さ
れたシステムにおいて、前記プロセッサ（１）　とプロ
セッサ（２）　との間に異常の発生を通知する信号線ｃ
を設け、伝送状態の監視を行う前記プロセッサ（２）　
が、プロセッサ間のデータ伝送を行う伝送処理部（２ａ
）と、この伝送処理部（２ａ）を制御するアプリケーシ
ョン処理部（２ｂ）とで構成される場合に、前記信号線
ｃにより異常の発生が通知されたとき、前記アプリケー
ション処理部（２ｂ）は、少なくとも異常発生時のデー
タ伝送に関わる制御情報を前記メモリ（３）　に格納す
ることを特徴とする伝送方法。
【請求項６】異常状態から正常状態に復帰して伝送処理
を再開する場合に、１０記メモリ（３）　に記憶されて
いる制御情報に基づいて、伝送処理を正常に終了した時
点まで遡って処理を再開させることを特徴とする請求項
４又は５記載の伝送方法。