JPH04261034A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04261034A JPH04261034A JP3000566A JP56691A JPH04261034A JP H04261034 A JPH04261034 A JP H04261034A JP 3000566 A JP3000566 A JP 3000566A JP 56691 A JP56691 A JP 56691A JP H04261034 A JPH04261034 A JP H04261034A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- etching
- region
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Wire Bonding (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にその電極の構造及びその製造方法に関する。なお、本
明細書において面方位を例えば（００１）、（１１１）
等の記号によって表すが、これらは結晶の対称性により
それぞれ等価な面をも表すものとする。また、晶帯軸を
例えば＜０１１＞、＜０１１ １＞等の記号によって表
すが、ここで１１ は負の方向を表すものとする。また
、これら晶帯軸を表す記号も、結晶の対称性によりそれ
ぞれ等価な晶帯軸も表すものとする。
にその電極の構造及びその製造方法に関する。なお、本
明細書において面方位を例えば（００１）、（１１１）
等の記号によって表すが、これらは結晶の対称性により
それぞれ等価な面をも表すものとする。また、晶帯軸を
例えば＜０１１＞、＜０１１ １＞等の記号によって表
すが、ここで１１ は負の方向を表すものとする。また
、これら晶帯軸を表す記号も、結晶の対称性によりそれ
ぞれ等価な晶帯軸も表すものとする。
【０００２】
【従来の技術】従来、半導体装置における電極構造とし
ては、例えば図３及び図４に示すようなものがあった。 即ち、この半導体装置は、ＩＩＩ−Ｖ 族化合物半導体
、例えばＧａＡｓまたはＩｎＰ 等からなる半導体層１
を有し、この半導体層１の面方位が（１００）である主
面上に半導体層２が形成されている。この半導体層２も
ＩＩＩ−Ｖ 族化合物半導体、例えばＧａＡｓまたはＩ
ｎＰ 等からなり、図３に示すように＜０１１ ０＞方
向に直線的に伸延する縁部を有している。この縁部の側
面４の面方位は、（００１）であり、半導体層１の主面
と直角な面となっている。この半導体層２は、半導体層
１の主面全域にエピタキシャル成長によって半導体層を
成長させた後、適当なマスクを用いて、半導体層１の主
面が露出するまでエッチングすることによって形成され
る。この半導体層２及び半導体層１の主面に跨がるよう
に配線電極３が形成されている。 この配線電極３は、半導体層２及び半導体層１の主面に
対して垂直な方向からの真空蒸着によって形成され、図
４に示すように半導体層２の側面４の近傍で側面６を有
する階段状をなしている。
ては、例えば図３及び図４に示すようなものがあった。 即ち、この半導体装置は、ＩＩＩ−Ｖ 族化合物半導体
、例えばＧａＡｓまたはＩｎＰ 等からなる半導体層１
を有し、この半導体層１の面方位が（１００）である主
面上に半導体層２が形成されている。この半導体層２も
ＩＩＩ−Ｖ 族化合物半導体、例えばＧａＡｓまたはＩ
ｎＰ 等からなり、図３に示すように＜０１１ ０＞方
向に直線的に伸延する縁部を有している。この縁部の側
面４の面方位は、（００１）であり、半導体層１の主面
と直角な面となっている。この半導体層２は、半導体層
１の主面全域にエピタキシャル成長によって半導体層を
成長させた後、適当なマスクを用いて、半導体層１の主
面が露出するまでエッチングすることによって形成され
る。この半導体層２及び半導体層１の主面に跨がるよう
に配線電極３が形成されている。 この配線電極３は、半導体層２及び半導体層１の主面に
対して垂直な方向からの真空蒸着によって形成され、図
４に示すように半導体層２の側面４の近傍で側面６を有
する階段状をなしている。
【０００３】
【発明が解決しようとする課題】しかし、配線電極３の
形成は、半導体層２及び半導体層１の主面に対して垂直
な方向からの真空蒸着によって形成されるので、図４に
示すように半導体層２の側面４と配線電極３の側面６と
の間の厚さｔｓ はｔ０ よりもかなり薄くなり、極端
な場合にはｔｓ が０になり、断線することもある。真
空蒸着に代えて、成膜粒子の平均自由行程が小さく、成
膜粒子の回り込み率が大きいスパッタ法を利用して、ｔ
ｓ を大きくすることも考えられるが、スパッタ法でも
半導体層１の主面および半導体層２の上面に垂直に粒子
が入射することには変わりがなく、ｔｓ はｔ０ の１
０乃至２０％の厚さにしかならない。しかも、エッチン
グ加工時のエッチング条件、マスクと半導体層２との接
着性等のばらつきによって、側面４の面方位が、本来の
（００１）面からずれることがあり、ｔｓ ／ｔ０ は
大きくばらつくことがある。このようにｔｓ ／ｔ０
が大きくばらついた結果、ｔｓ が小さくなった場合、
配線電極３に電流Ｉを流すと、厚さがｔｓ の部分の配
線電極３の抵抗値が大きくなり、この部分のジュール熱
Ｑ＝Ｉ２ Ｒが大きくなり、最終的にはこの配線電極３
の材料の融点に達して溶解し、断線にいたるという問題
点があった。
形成は、半導体層２及び半導体層１の主面に対して垂直
な方向からの真空蒸着によって形成されるので、図４に
示すように半導体層２の側面４と配線電極３の側面６と
の間の厚さｔｓ はｔ０ よりもかなり薄くなり、極端
な場合にはｔｓ が０になり、断線することもある。真
空蒸着に代えて、成膜粒子の平均自由行程が小さく、成
膜粒子の回り込み率が大きいスパッタ法を利用して、ｔ
ｓ を大きくすることも考えられるが、スパッタ法でも
半導体層１の主面および半導体層２の上面に垂直に粒子
が入射することには変わりがなく、ｔｓ はｔ０ の１
０乃至２０％の厚さにしかならない。しかも、エッチン
グ加工時のエッチング条件、マスクと半導体層２との接
着性等のばらつきによって、側面４の面方位が、本来の
（００１）面からずれることがあり、ｔｓ ／ｔ０ は
大きくばらつくことがある。このようにｔｓ ／ｔ０
が大きくばらついた結果、ｔｓ が小さくなった場合、
配線電極３に電流Ｉを流すと、厚さがｔｓ の部分の配
線電極３の抵抗値が大きくなり、この部分のジュール熱
Ｑ＝Ｉ２ Ｒが大きくなり、最終的にはこの配線電極３
の材料の融点に達して溶解し、断線にいたるという問題
点があった。
【０００４】本発明は、ｔｓ を厚くして、断線が生じ
ないようにした半導体装置及びこのような半導体装置の
製造方法を提供することを目的とする。
ないようにした半導体装置及びこのような半導体装置の
製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による半導体装置は、面方位が（１００）
である主面上にエッチング加工によって形成された側面
を有するＩＩＩ−Ｖ 族化合物半導体層と、上記側面上
を通るように上記半導体層の上面に形成された電極とを
、具備し、上記電極の下方に位置する側面が＜０１１
１＞方向の領域を少なくとも１つ有し、上記領域の面方
位が（１１１）であることを特徴とするものである。
めに、本発明による半導体装置は、面方位が（１００）
である主面上にエッチング加工によって形成された側面
を有するＩＩＩ−Ｖ 族化合物半導体層と、上記側面上
を通るように上記半導体層の上面に形成された電極とを
、具備し、上記電極の下方に位置する側面が＜０１１
１＞方向の領域を少なくとも１つ有し、上記領域の面方
位が（１１１）であることを特徴とするものである。
【０００６】本発明による半導体装置の製造方法は、＜
０１１ １＞方向の領域を少なくとも１つ有するマスク
を用いて、ＩＩＩ−Ｖ 族化合物半導体層の面方位が（
１００）である主面をエッチング加工して、上記半導体
層に段部を形成する段階と、上記段部上を通るように上
記半導体層上にこの半導体層の主面に対し直角な方向か
らの成膜によって電極を構成する段階とを、具備するも
のである。
０１１ １＞方向の領域を少なくとも１つ有するマスク
を用いて、ＩＩＩ−Ｖ 族化合物半導体層の面方位が（
１００）である主面をエッチング加工して、上記半導体
層に段部を形成する段階と、上記段部上を通るように上
記半導体層上にこの半導体層の主面に対し直角な方向か
らの成膜によって電極を構成する段階とを、具備するも
のである。
【０００７】
【作用】＜０１１ １＞方向の領域を少なくとも１つ有
するマスクを用いて、ＩＩＩ−Ｖ 族化合物半導体層の
面方位が（１００）である主面をエッチング加工すると
、エッチング面は、（１１１）の面方位となる。（１１
１）の面方位は（１００）の面方位に対して５４．７度
傾斜している。従って、上記のエッチング面も５４．７
度の順テーパ面となる。このテーパ面に上方から成膜す
ると、このテーパ面上の電極部の厚さは、上述した従来
のものよりも厚くなる。
するマスクを用いて、ＩＩＩ−Ｖ 族化合物半導体層の
面方位が（１００）である主面をエッチング加工すると
、エッチング面は、（１１１）の面方位となる。（１１
１）の面方位は（１００）の面方位に対して５４．７度
傾斜している。従って、上記のエッチング面も５４．７
度の順テーパ面となる。このテーパ面に上方から成膜す
ると、このテーパ面上の電極部の厚さは、上述した従来
のものよりも厚くなる。
【０００８】
【実施例】図１及び図２に、本発明による半導体装置の
１実施例を示す。この実施例は、半導体層１１及び１２
を有している。半導体層１１は、図示していないが、複
数の半導体層からなり、これら半導体層は、ＩＩＩ−Ｖ
族化合物半導体、例えばＧａＡｓ、ＩｎＰ 、ＡｌＧ
ａＡｓ等や、これらにアクセプタやドナーを添加したも
のであり、これら半導体層１１及び１２によって、例え
ば半導体レーザが構成されている。半導体層１１の上面
、即ち主面は、面方位が（１００）のものである。
１実施例を示す。この実施例は、半導体層１１及び１２
を有している。半導体層１１は、図示していないが、複
数の半導体層からなり、これら半導体層は、ＩＩＩ−Ｖ
族化合物半導体、例えばＧａＡｓ、ＩｎＰ 、ＡｌＧ
ａＡｓ等や、これらにアクセプタやドナーを添加したも
のであり、これら半導体層１１及び１２によって、例え
ば半導体レーザが構成されている。半導体層１１の上面
、即ち主面は、面方位が（１００）のものである。
【０００９】半導体層１１の上面に半導体層１２が形成
されており、これも、ＩＩＩ−Ｖ 族化合物半導体、例
えばＧａＡｓ、ＩｎＰ 、ＡｌＧａＡｓ等またはこれら
にアクセプタまたはドナーを添加したものであり、その
上面、即ち主面の面方位が（１００）である。この半導
体層１２は、エピタキシャル成長及びエッチングによっ
て形成される。図２に示すように、この半導体層１２は
、全体として＜０１１ ０＞方向に沿う縁部を有し、こ
の縁部は＜０１１＞方向に向かう領域１４と、これと直
角な＜０１１ １＞方向に向かう領域１５とを有してい
る。この領域１５は、図１に示すように面方位が（１１
１）となっている。すなわち、順テーパ面となっている
。
されており、これも、ＩＩＩ−Ｖ 族化合物半導体、例
えばＧａＡｓ、ＩｎＰ 、ＡｌＧａＡｓ等またはこれら
にアクセプタまたはドナーを添加したものであり、その
上面、即ち主面の面方位が（１００）である。この半導
体層１２は、エピタキシャル成長及びエッチングによっ
て形成される。図２に示すように、この半導体層１２は
、全体として＜０１１ ０＞方向に沿う縁部を有し、こ
の縁部は＜０１１＞方向に向かう領域１４と、これと直
角な＜０１１ １＞方向に向かう領域１５とを有してい
る。この領域１５は、図１に示すように面方位が（１１
１）となっている。すなわち、順テーパ面となっている
。
【００１０】半導体層１１の上面及び半導体層１２の上
面上には、これらの間を領域１５を通って繋ぐように、
配線電極１３が形成されている。この配線電極１３の材
料としては、例えばＡｌを使用することができる。この
配線電極１３は、例えば真空蒸着によって形成され、領
域１５上の厚さｔｓ は、半導体層１２の主面上の厚さ
ｔ０ の約５８％となっている。
面上には、これらの間を領域１５を通って繋ぐように、
配線電極１３が形成されている。この配線電極１３の材
料としては、例えばＡｌを使用することができる。この
配線電極１３は、例えば真空蒸着によって形成され、領
域１５上の厚さｔｓ は、半導体層１２の主面上の厚さ
ｔ０ の約５８％となっている。
【００１１】このような半導体装置は、例えば次のよう
にして製造することができる。先ず、公知の方法によっ
て半導体層１１を製造する。次にこの半導体層１１の主
面全面に渡ってエピタキシャル成長法によって半導体層
１２の元となる半導体層を形成する。この半導体層の上
面、即ち主面の面方位は（１００）である。この半導体
層をエッチングして、半導体層１２を形成する。このエ
ッチングには、例えば湿式エッチングを用い、それに用
いるエッチング液としては、例えば硫酸、過酸化水素及
び水の混合液を使用する。このエッチングの際に、半導
体層の上面にマスクを配置するが、このマスクは窓を有
し、この窓は図２に示す領域１４、１５に対応する縁部
を有するものである。このマスクを用いてエッチングを
行うが、ＩＩＩ−Ｖ 族化合物半導体を上記のエッチン
グ液によってエッチングした場合、不対電子を持つＶ
族原子は、エッチング液の反応分子に対し活性で早く化
学反応するのに、不対電子を持たないＩＩＩ 族原子は
反応が遅い。例えばＶ 族電子であるＡｓは、エッチン
グ液の過酸化水素と素早く反応して酸化砒素となりやす
く、この酸化砒素は硫酸によって溶解される。一方、Ｉ
ＩＩ 族原子であるＧａは、過酸化水素との反応が遅
く酸化ガリウムとなりにくく、当然、硫酸に溶解するガ
リウムの量が少なくなる。その結果、エッチング面には
ガリウムが残ることになる。このため、主面が（１００
）方位面であるＩＩＩ−Ｖ 族化合物半導体をエッチン
グすると、領域１５のように＜０１１ １＞方向の領域
のエッチング面は、（１１１）方位面が露出する。（１
１１）方位面は（１００）方位面に対し、５４．７度の
傾斜を有しているので、領域１５は半導体層１１の主面
に対し５４．７度の順テーパ状の傾斜となる。
にして製造することができる。先ず、公知の方法によっ
て半導体層１１を製造する。次にこの半導体層１１の主
面全面に渡ってエピタキシャル成長法によって半導体層
１２の元となる半導体層を形成する。この半導体層の上
面、即ち主面の面方位は（１００）である。この半導体
層をエッチングして、半導体層１２を形成する。このエ
ッチングには、例えば湿式エッチングを用い、それに用
いるエッチング液としては、例えば硫酸、過酸化水素及
び水の混合液を使用する。このエッチングの際に、半導
体層の上面にマスクを配置するが、このマスクは窓を有
し、この窓は図２に示す領域１４、１５に対応する縁部
を有するものである。このマスクを用いてエッチングを
行うが、ＩＩＩ−Ｖ 族化合物半導体を上記のエッチン
グ液によってエッチングした場合、不対電子を持つＶ
族原子は、エッチング液の反応分子に対し活性で早く化
学反応するのに、不対電子を持たないＩＩＩ 族原子は
反応が遅い。例えばＶ 族電子であるＡｓは、エッチン
グ液の過酸化水素と素早く反応して酸化砒素となりやす
く、この酸化砒素は硫酸によって溶解される。一方、Ｉ
ＩＩ 族原子であるＧａは、過酸化水素との反応が遅
く酸化ガリウムとなりにくく、当然、硫酸に溶解するガ
リウムの量が少なくなる。その結果、エッチング面には
ガリウムが残ることになる。このため、主面が（１００
）方位面であるＩＩＩ−Ｖ 族化合物半導体をエッチン
グすると、領域１５のように＜０１１ １＞方向の領域
のエッチング面は、（１１１）方位面が露出する。（１
１１）方位面は（１００）方位面に対し、５４．７度の
傾斜を有しているので、領域１５は半導体層１１の主面
に対し５４．７度の順テーパ状の傾斜となる。
【００１２】このようにエッチングした後に、半導体層
１１、１２の上方から、これらの主面にほぼ直角な方向
から電極１３を成膜によって形成する。この成膜には、
例えば真空蒸着を用いる。無論、この電極１３を形成す
る場合にはマスクを用いる。このようにして電極１３を
形成すると、領域１５上の電極１３の部分の厚さｔｓ
は、半導体層１２の主面状の電極１３の部分の厚さｔｓ
の約５８％となる。これは主面に対する領域１５の傾
斜より算出された数値である。
１１、１２の上方から、これらの主面にほぼ直角な方向
から電極１３を成膜によって形成する。この成膜には、
例えば真空蒸着を用いる。無論、この電極１３を形成す
る場合にはマスクを用いる。このようにして電極１３を
形成すると、領域１５上の電極１３の部分の厚さｔｓ
は、半導体層１２の主面状の電極１３の部分の厚さｔｓ
の約５８％となる。これは主面に対する領域１５の傾
斜より算出された数値である。
【００１３】上記の実施例では、半導体層１１上に形成
した半導体層１２をエッチングして、その上に電極１３
を形成したが、半導体層１２を設けずに、半導体層１１
の主面をエッチングして、その上に電極１３を形成する
こともできる。また、上記の実施例では、エッチングを
湿式によって行ったが、乾式のエッチングによって行っ
てもよい。
した半導体層１２をエッチングして、その上に電極１３
を形成したが、半導体層１２を設けずに、半導体層１１
の主面をエッチングして、その上に電極１３を形成する
こともできる。また、上記の実施例では、エッチングを
湿式によって行ったが、乾式のエッチングによって行っ
てもよい。
【００１４】
【発明の効果】以上のように、本発明によれば、電極の
ｔｓ ／ｔ０ を従来のものよりもかなり厚くすること
ができる。さらに、エッチング時の面方位が比較的安定
しているので、ｔｓ の厚みを厚くでき、かつ再現性が
よい。 従って、配線電極の断線等が完全に抑えられ、信頼性が
向上する。
ｔｓ ／ｔ０ を従来のものよりもかなり厚くすること
ができる。さらに、エッチング時の面方位が比較的安定
しているので、ｔｓ の厚みを厚くでき、かつ再現性が
よい。 従って、配線電極の断線等が完全に抑えられ、信頼性が
向上する。
【図１】図２のＡ−Ａ線に沿う断面図である。
【図２】本発明による半導体装置の１実施例の部分省略
平面図である。
平面図である。
【図３】従来の半導体装置の１例の部分省略平面図であ
る。
る。
【図４】図３のＢ−Ｂ線に沿う断面図である。
１１、１２ 半導体層
１３ 電極
Claims (3)
- 【請求項１】 面方位が（１００）である主面上にエ
ッチング加工によって形成された側面を有するＩＩＩ−
Ｖ 族化合物半導体層と、上記側面上を通るように上記
半導体層の上面に形成された電極とを、具備し、上記電
極の下方に位置する側面が＜０１１ １＞方向の領域を
少なくとも１つ有し、上記領域の面方位が（１１１）で
あることを特徴とする半導体装置。 - 【請求項２】 上記半導体層がＩＩＩ−Ｖ 族化合物
半導体層上に形成されていることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 ＜０１１ １＞方向の領域を少なくと
も１つ有するマスクを用いて、ＩＩＩ−Ｖ 族化合物半
導体層の面方位が（１００）である主面をエッチング加
工して、上記半導体層に段部を形成する段階と、上記段
部上を通るように上記半導体層上にこの半導体層の主面
に対し直角な方向からの成膜によって電極を構成する段
階とを、具備する半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000566A JP2570502B2 (ja) | 1991-01-08 | 1991-01-08 | 半導体装置及びその製造方法 |
| GB9122996A GB2251723B (en) | 1991-01-08 | 1991-10-30 | Semiconductor device and method of making it |
| DE4137058A DE4137058C2 (de) | 1991-01-08 | 1991-11-11 | Halbleitereinrichtung und Herstellungsverfahren dafür |
| US07/792,935 US5231302A (en) | 1991-01-08 | 1991-11-15 | Semiconductor device including an oblique surface and an electrode crossing the oblique surface |
| CA002057123A CA2057123C (en) | 1991-01-08 | 1991-12-05 | Semiconductor device and method of making it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000566A JP2570502B2 (ja) | 1991-01-08 | 1991-01-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04261034A true JPH04261034A (ja) | 1992-09-17 |
| JP2570502B2 JP2570502B2 (ja) | 1997-01-08 |
Family
ID=11477267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000566A Expired - Lifetime JP2570502B2 (ja) | 1991-01-08 | 1991-01-08 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5231302A (ja) |
| JP (1) | JP2570502B2 (ja) |
| CA (1) | CA2057123C (ja) |
| DE (1) | DE4137058C2 (ja) |
| GB (1) | GB2251723B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2574983B2 (ja) * | 1993-04-06 | 1997-01-22 | 本田技研工業株式会社 | マルチタスク制御システム |
| KR0174303B1 (ko) * | 1994-06-24 | 1999-02-01 | 가나이 쯔또무 | 반도체장치 및 그 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL171309C (nl) * | 1970-03-02 | 1983-03-01 | Hitachi Ltd | Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium. |
| US3765969A (en) * | 1970-07-13 | 1973-10-16 | Bell Telephone Labor Inc | Precision etching of semiconductors |
| US4063268A (en) * | 1976-07-15 | 1977-12-13 | The United States Of America As Represented By The Secretary Of The Army | Silicon-polysilicon infrared image device with orientially etched detector |
| DD150376A1 (de) * | 1980-04-30 | 1981-08-26 | Uwe Gueldenpfennig | Aetzschablone zur herstellung eines abgeduennten gebietes in einer siliziumscheibe |
| US4438448A (en) * | 1980-07-18 | 1984-03-20 | Trw Inc. | Zig-zag V-MOS transistor structure |
| DD214750A3 (de) * | 1982-03-22 | 1984-10-17 | Univ Berlin Humboldt | Verfahren zur anisotropen aetzung von verbindungshalbleitern |
| DE3215411A1 (de) * | 1982-04-24 | 1983-10-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht |
| DD265737A1 (de) * | 1987-11-02 | 1989-03-08 | Univ Leipzig | Verfahren zur herstellung strukturierter gaas-unterlagen |
| JP2522214B2 (ja) * | 1989-10-05 | 1996-08-07 | 日本電装株式会社 | 半導体装置およびその製造方法 |
| US5065200A (en) * | 1989-12-21 | 1991-11-12 | Bell Communications Research, Inc. | Geometry dependent doping and electronic devices produced thereby |
-
1991
- 1991-01-08 JP JP3000566A patent/JP2570502B2/ja not_active Expired - Lifetime
- 1991-10-30 GB GB9122996A patent/GB2251723B/en not_active Expired - Lifetime
- 1991-11-11 DE DE4137058A patent/DE4137058C2/de not_active Expired - Lifetime
- 1991-11-15 US US07/792,935 patent/US5231302A/en not_active Expired - Lifetime
- 1991-12-05 CA CA002057123A patent/CA2057123C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570502B2 (ja) | 1997-01-08 |
| GB2251723B (en) | 1994-11-16 |
| DE4137058A1 (de) | 1992-07-09 |
| CA2057123A1 (en) | 1992-07-09 |
| CA2057123C (en) | 1995-12-19 |
| GB2251723A (en) | 1992-07-15 |
| US5231302A (en) | 1993-07-27 |
| GB9122996D0 (en) | 1991-12-18 |
| DE4137058C2 (de) | 1996-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019884B2 (ja) | 半導体装置およびその製造方法 | |
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JPS6156474A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| JP2570502B2 (ja) | 半導体装置及びその製造方法 | |
| US3671339A (en) | Method of fabricating semiconductor devices having alloyed junctions | |
| US5215929A (en) | Method of manufacturing pn-junction device II-VI compound semiconductor | |
| JPS6233310B2 (ja) | ||
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03245587A (ja) | 半導体装置の製造方法 | |
| JP2000124142A (ja) | 半導体層の製造方法 | |
| JPS5830170A (ja) | 化合物半導体素子およびその電極形成法 | |
| JPH07170000A (ja) | 半導体装置とその製造方法 | |
| JPH05259188A (ja) | 半導体装置の製造方法 | |
| JPH03240269A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0672266U (ja) | ホール素子 | |
| JPH0378279A (ja) | 半導体レーザの製造方法 | |
| JPH0715026A (ja) | 半導体素子 | |
| JPS6235519A (ja) | 埋め込み電極の接続方法 | |
| JPS61187288A (ja) | ストライプ型半導体レ−ザの製造方法 | |
| JPS62130541A (ja) | 半導体装置の製造方法 | |
| JPS59218725A (ja) | 半導体装置の製造方法 | |
| JPH08111380A (ja) | 半導体構造作製法 | |
| JPS58215088A (ja) | 半導体レ−ザの製造方法 | |
| JPS6298686A (ja) | 発光素子およびその製造方法 |