JPH0426184A - 厚膜回路基板 - Google Patents

厚膜回路基板

Info

Publication number
JPH0426184A
JPH0426184A JP2130923A JP13092390A JPH0426184A JP H0426184 A JPH0426184 A JP H0426184A JP 2130923 A JP2130923 A JP 2130923A JP 13092390 A JP13092390 A JP 13092390A JP H0426184 A JPH0426184 A JP H0426184A
Authority
JP
Japan
Prior art keywords
thick
boards
film printed
thick film
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2130923A
Other languages
English (en)
Inventor
Koichiro Izumi
和泉　孝一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2130923A priority Critical patent/JPH0426184A/ja
Publication of JPH0426184A publication Critical patent/JPH0426184A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はハイブリッドＩＣ等に使用される厚膜回路基板
に関し、特に多数の抵抗体や誘電体等を含む高密度な厚
膜回路基板に関する。
〔従来の技術〕
従来、かかるハイブリッドＩＣに使用される厚膜回路基
板は、抵抗体や大容量のコンデンサを形成する場合、数
量を多くし且つ精度を上げるために最上層の表面もしく
は最下層の裏面に形成している。
第３図はかかる従来の一例を示す厚膜回路基板の縦断面
図である。
第３図に示すように、従来の厚膜回路基板は一つのみを
示し且つその両面に各種の素子を形成した場合である。
かかる基板は絶縁基板１上に被着される銀・パラジウム
等より成る配線導体２と、酸化ルテニウム系等の抵抗体
３と、配線導体２上に形成されるチタン酸バリウム等の
高誘電率誘電体４と、オーバガラス５と、クロスガラス
用の結晶化ガラス９とを有し、しがも絶縁基板１にはス
ルーホール部１０が形成される。
特に、表面および裏面に形成される抵抗体３は抵抗回路
を形成し、誘電体４を挟んだ配線導体２はコンデンサ回
路を形成している。このコンデンサ回路の形成にあたっ
ては、大面積を必要としている。
〔発明が解決しようとする課題〕
上述した従来の厚膜回路基板は、抵抗回路やコンデンサ
回路を多数個含む場合に、基板面積が大きくなるという
欠点があり、しかも大容量のコンデンサの形成が困難で
あるという欠点がある。
本発明の目的は、かかる基板面積を小さく形成しうると
ともに、大容量コンデンサの製造を容易ならしめる厚膜
回路基板を提供することにある。
〔課題を解決するための手段〕
本発明の厚膜回路基板は、絶縁基板上に抵抗体、誘電体
、導体、オーバガラスおよびクロスガラス等を厚膜形成
した複数個の厚膜印刷基板と、前記複数個の厚膜印刷基
板上に形成した接続導体部とを有し、前記複数個の厚膜
印刷基板を積層し且つ前記接続導体部を介して前記厚膜
印刷基板間を電気的に接続して構成される。
〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の第一の実施例を示す厚膜回路基板の縦
断面図である。
第１図に示すように、本実施例は３個の厚膜印刷基板１
１から構成される高密度厚膜回路基板の例であり、それ
ぞれアルミナセラミックス等の絶縁基板１，７．８と、
絶縁基板１．７．８上に形成された導体２と、絶縁基板
１．８上に各々形成された抵抗体３と、絶縁基板１．７
上に形成された誘電体４と、絶縁基板１，７．８の導体
２上に形成されたオーバガラス５と、絶縁基板１，７の
導体２上に形成された接続用導体６と、絶縁基板８の導
体２上に形成されたクロスガラス部９とを有し、絶縁基
板７．８にはスルーホール１ｏが形成されている。
特に、厚膜印刷基板１１は片面印刷基板であり、厚膜印
刷基板１１間は導体接続部６により電気的に接続されて
いる。かがる構成により、複数個の抵抗回路３と大容量
のコンデンサ回路２および４とが積層されて構成された
厚膜回路基板内に含まれている。
第２図は本発明の第二の実施例を示す厚膜回路基板の縦
断面図である。
第２図に示すように、本実施例も３個の厚膜印刷基板１
１から構成される高密度な回路基板であり、前述した第
一の実施例と比較して異なる点は中間層および最上層の
厚膜印刷基板１１は両面厚膜印刷基板であり、抵抗回路
３および導体２．誘電体４からなるコンデンサ回路がよ
り高密度に実装されている例である０本実施例も厚膜印
刷基板１１間は導体接続部６により電気的に接続されて
いる。かかる構成により、複数個の抵抗回路３および大
容量のコンデンサ回路２および４とが積層されて構成さ
れた厚膜回路基板１１内に含まれている。尚、その他の
絶縁基板１，７．８および導体２あるいはオーバガラス
５とクロスガラス９等は前述した第一の実施例と同一で
あるので説明を省略する。
〔発明の効果〕
以上説明したように、本発明の厚膜回路基板は、絶縁体
上に抵抗体、誘電体、導体、オーバガラスおよびクロス
ガラス部等を厚膜にて形成した厚膜印刷基板を複数個積
層し、これら厚膜印刷基板上の接続導体部により電気的
に接続することにより、小形および高密度化できるとい
う効果がある。
【図面の簡単な説明】
第１図は本発明の第一の実施例を示す厚膜回路基板の縦
断面図、第２図は本発明の第二の実施例を示す厚膜回路
基板の縦断面図、第３図は従来の一例を示す厚膜回路基
板の縦断面図である６１．７．８・・・絶縁基板、２・
・・導体、３・・・抵抗体、４・・・誘電体、５・・・
オーバガラス、６・・・導体接続部、９・・・クロスガ
ラス、１０・・・スルーホール、１１・・・厚膜印刷基
板。

Claims (2)

    【特許請求の範囲】
  1. １．絶縁基板上に抵抗体，誘電体，導体，オーバガラス
    およびクロスガラス等を厚膜形成した複数個の厚膜印刷
    基板と、前記複数個の厚膜印刷基板上に形成した接続導
    体部とを有し、前記複数個の厚膜印刷基板を積層し且つ
    前記接続導体部を介して前記厚膜印刷基板間を電気的に
    接続したことを特徴とする厚膜回路基板。
  2. ２．請求項１記載の厚膜回路基板において、大容量コン
    デンサおよび抵抗を内層の厚膜印刷基板に形成したこと
    を特徴とする厚膜回路基板。
JP2130923A 1990-05-21 1990-05-21 厚膜回路基板 Pending JPH0426184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2130923A JPH0426184A (ja) 1990-05-21 1990-05-21 厚膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2130923A JPH0426184A (ja) 1990-05-21 1990-05-21 厚膜回路基板

Publications (1)

Publication Number Publication Date
JPH0426184A true JPH0426184A (ja) 1992-01-29

Family

ID=15045897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2130923A Pending JPH0426184A (ja) 1990-05-21 1990-05-21 厚膜回路基板

Country Status (1)

Country Link
JP (1) JPH0426184A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007379A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Electronic circuit component
JP2010537397A (ja) * 2007-08-16 2010-12-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的回路装置及び電気的回路装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007379A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Electronic circuit component
US7586755B2 (en) 2001-07-12 2009-09-08 Hitachi, Ltd. Electronic circuit component
JP2010537397A (ja) * 2007-08-16 2010-12-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的回路装置及び電気的回路装置の製造方法

Similar Documents

Publication Publication Date Title
US6661638B2 (en) Capacitor employing both fringe and plate capacitance and method of manufacture thereof
CA2056740A1 (en) Via capacitors within multi-layer 3-dimensional structures/substrates
JPH1056249A (ja) 埋込み減結合容量を有するプリント回路基板及びその作製方法
JPH0632378B2 (ja) 電子部品内蔵多層セラミック基板
JPS60249386A (ja) 機能性基板及びこれを用いた電子回路基板
US6004657A (en) Laminated electronic part
JP2712295B2 (ja) 混成集積回路
JPH0426184A (ja) 厚膜回路基板
TWI365014B (en) Embedded capacitor core having a multiple-layer structure
JPS6221260B2 (ja)
JPH02142173A (ja) 集積回路部品とその実装構造
JPS6341205B2 (ja)
JPS63278399A (ja) 混成厚膜回路の構成方法
JPH0680964B2 (ja) ストリップラインを有する回路装置
JPS5998597A (ja) 多層プリント配線板
US6801439B2 (en) Multiple network electronic component
JP2627625B2 (ja) 積層集積回路
JPS62210612A (ja) 積層コンデンサ
JPH0195591A (ja) 多層セラミック基板の製造方法
JPH0425098A (ja) セラミック多層基板
JPS6149491A (ja) セラミツク多層配線基板
JPH04217389A (ja) 厚膜多層回路基板及びその製造方法
JPS633478B2 (ja)
JPH1065342A (ja) 多層回路基板およびその製造方法
JPS6070754A (ja) 混成集積回路の製造方法