JPH0195591A - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法

Info

Publication number
JPH0195591A
JPH0195591A JP62254013A JP25401387A JPH0195591A JP H0195591 A JPH0195591 A JP H0195591A JP 62254013 A JP62254013 A JP 62254013A JP 25401387 A JP25401387 A JP 25401387A JP H0195591 A JPH0195591 A JP H0195591A
Authority
JP
Japan
Prior art keywords
substrate
green sheet
ceramic green
firing
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62254013A
Other languages
English (en)
Other versions
JP2555638B2 (ja
Inventor
Yoshiaki Mori
森 嘉朗
Hiroshi Takaki
洋 鷹木
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP62254013A priority Critical patent/JP2555638B2/ja
Publication of JPH0195591A publication Critical patent/JPH0195591A/ja
Application granted granted Critical
Publication of JP2555638B2 publication Critical patent/JP2555638B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は多層セラミック基板およびその製造方法に関
し、特に、絶縁体基板間にたとえばコンデンサ、抵抗体
などの回路素子を有する多層セラミック基板およびその
製造方法に関する。
(従来技術) 一般に、電子機器の小型化が進むに伴って、セラミック
基板もまた多層化、高密度化が図られている。このよう
な多層セラミック基板として、たとえば特開昭62−5
6204号公報に記載されているように、各セラミック
グリーンシート上に誘電体ペースト、抵抗体ペースト、
導体ペーストなどを厚膜技術によって印刷した後、各セ
ラミックグリーンシートを圧着して焼成することによっ
て、コンデンサ、抵抗、インダクタなどの回路素子を有
する多層セラミック基板を構成したものがある。
(発明が解決しようとする問題点) しかしながら、このような従来の多層セラミック基板に
おいては、ペーストを印刷した後のセラミックグリーン
シートを積層圧着する場合、ペーストを印刷した部分の
側部に空隙が生じやす(、この空隙が原因となって、焼
成中にペースト印刷面においてデラミネーションを起こ
しやすいだけでなく、ペースト印刷後のセラミックグリ
ーンシートの積層を繰り返すに従って、基板の平滑性が
悪くなり、焼成後の基板表面に電子素子を実装すること
が困難となる。
それゆえに、この発明の主たる目的は、焼成中にデラミ
ネーションが生じ難(かつ平滑性のよい、多層セラミッ
ク基板を提供することである。
この発明の他の目的は、焼成中にデラミネーションが生
じ難くかつ平滑性のよい、多層セラミック基板の製造方
法を提供することである。
(問題点を解決するための手段) 第1の発明は、絶縁体基板と、絶縁体基板の一方主面の
一部分上に形成される回路素子と、絶縁体基板の一方主
面の他の部分上に形成され、回路素子とほぼ同じ厚みを
有する絶縁体スペーサと、回路素子および絶縁体スペー
サ上に形成される別の絶縁体基板とを含む、多層セラミ
ック基板である。
第2の発明は、焼成することによって絶縁体基板となる
セラミックグリーンシートを準備する工程と、セラミッ
クグリーンシートの一方主面の一部分上に、焼成するこ
とによって回路素子となる回路素子ペースト層を形成す
る工程と、セラミックグリーンシートの一方主面の他の
部分上に回路素子ペースト層とほぼ同じ厚みで、焼成す
ることによって絶縁体スペーサとなる絶縁体ペースト層
を形成する工程と、焼成することによって別の絶縁体基
板となる別のセラミックグリーンシートを準備する工程
と、別のセラミックグリーンシートを回路素子ペースト
層および絶縁体ペースト層上に積層して積層物を形成す
る工程と、積層物を圧’jtrシて焼成する工程とを含
む、多層セラミック基板の製造方法である。
第3の発明は、焼成することによって絶縁体基板となる
セラミックグリーンシートを準備する工程と、セラミッ
クグリーンシートの一方主面の一部分上に、焼成するこ
とによって回路素子となる回路素子ペースト層を形成す
る工程と、回路素子ペースト層とほぼ同じ厚みを有しか
つ回路素子ペースト層に対応した位置に貫通孔が形成さ
れ、焼成することによって絶縁体スペーサとなるセラミ
ックグリーンシートを準備する工程と、セラミックグリ
ーンシートの一方主面の他の部分上に絶縁体スペーサと
なるセラミックグリーンシートを積層する工程と、焼成
することによって別の絶縁体基板となる別のセラミック
グリーンシートを準備する工程と、別のセラミックグリ
、−ンシートを回路素子ペースト層および絶縁体スペー
サとなるセラミックグリーンシート上に積層して積層物
を形成する工程と、積層物を圧着して焼成する工程とを
含む、多層セラミック基板の製造方法である。
(作用) 絶縁体スペーサによって、絶縁体基板間で回路素子の側
部に空隙が形成されない。しかも、絶縁体スペーサによ
って、絶縁体基板間の厚みがほぼ一定に形成される。
(発明の効果) この発明によれば、回路素子の側部に空隙が形成されな
いので、焼成中に層間のデラミネーションを防止するこ
とができる。しかも、絶縁体基板間の厚みがほぼ一定に
形成されるので、焼成後の多層セラミック基板の平滑性
が保たれる。そのため、この回路基板に電子素子を実装
しやすくなり、基板の多層化、高密度化をより進めるこ
とができる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の    ゛詳細
な説明から一層明らかとなろう。
(実施例) 第1A図ないし第1D図は、それぞれ、この発明の一実
施例を示し、第1A図はその斜視図であり、第1B図は
その分解斜視図であり、第1C図は第1A図の線IC−
ICにおける断面図であり、第1D図は第1A図の線I
D−IDにおける断面図である。この多層セラミック基
板10は、セラミンクからなる絶縁体基板12を含む。
絶縁体基板12の一方主面の一部分上には、第1B図に
示すように、回路素子としてのコンデンサ14および抵
抗16が間隔を隔てて形成される。
このコンデンサI4は、たとえば円板状の誘電体14a
を含み、誘電体14aの両主面には、それぞれ、引出部
を有する電極14bおよび14cが形成される。そして
、このコンデンサ14の電極14b、誘電体14aおよ
び電極14cは、この順に絶縁体基板12上に形成され
る。この場合、電極14cの引出部は、絶縁体基板12
の一方主面上に延びて形成される。
また、抵抗16は、たとえば円板状の抵抗体16aを含
み、抵抗体16aの両主面にも、それぞれ、引出部を有
する電極16bおよび16cが形成される。そして、こ
れらの電極16b、抵抗体16aおよび電極16cは、
この順に絶縁体基板12上に形成される。この場合、電
極16cの引出部も、絶縁体基板12の一方主面上に延
びて形成される。
さらに、誘電体基板12の一方主面の他の部分上には、
誘電体基板12と同じ材料のセラミックで絶縁体スペー
サ18が形成される。この場合、絶縁体スペーサ18は
、特に第1C図に示すように、コンデンサ14および抵
抗16とほぼ同じ厚みを有し、その表面がコンデンサ1
4および抵抗16の表面とほぼ面一になるように、コン
デンサ14および抵抗16の側部に形成される。また、
この絶縁体スペーサ18には、特に第1D図に示すよう
に、コンデンサ14および抵抗16の電極14b、14
c、16bおよび16cの引出部に対向する部分に、ス
ルーホール18a、18b。
18cおよび18dがそれぞれ形成される。
さらに、コンデンサ14.抵抗16および絶縁体スペー
サ18上には、絶縁体基板12と同じ材料のセラミック
で別の絶縁体基板20が形成される。この絶縁体基板2
0には、第1D図に示すように、スルーホール20a、
20b、20cおよび20dが、絶縁体スペーサ18の
スルーホール18a、18b、18cおよび18dに連
通するようにそれぞれ形成される。さらに、この絶縁体
基板20の表面には、スルーホール20bの周囲部分か
らスルーホール20cの周囲部分にわたって、接続電極
22が形成され、スルーホール20aおよび20dの周
囲部分には、それぞれ、外部電極24aおよび24bが
形成される。
そして、コンデンサ14の電極14cの引出部と接続電
極22の一端とが、絶縁体スペーサ18のスルーホール
18bおよび絶縁体基板20のスルーホール20b内の
導体26bによって、電気的に接続される。これと同様
に、スルーホール18Cおよび20c内の導体26cに
よって、抵抗16の電極16bが接続電極22の他端に
接続される。したがって、コンデンサ14の一端と抵抗
16の一端とは、電気的に接続される。
、さらに、スルーホール18aおよび20a内の導体2
6aによって、コンデンサ14の電極14bと外部電極
24aとが接続され、スルーホール18dおよび20d
内の導体26dによって、抵抗16の電極16cと外部
電極24bとが接続される。
したがって、この多層セラミック基板10は、第2図に
示すように、1つのコンデンサ14と1つの抵抗16と
が直列に接続された回路構成となる。
この多層セラミック基板10は、絶縁体基板12となる
セラミックグリーンシートと別の絶縁体基板20となる
別のセラミックグリーンシートとでコンデンサ14およ
び抵抗16などの材料を圧着した状態で全体を焼成する
ことによって製造されるが、絶縁体基板12および20
となるセラミックグリーンシート間には、絶縁体スペー
サ18となる材料も圧着され回路素子となる材料の側部
に空隙が生じない。そのため、その焼成中に層間のデラ
ミネーシジンが生じにくい。しかも、この多層セラミッ
ク基板10は、絶縁体基板12および20間でコンデン
サ14.抵抗16および絶縁体スペーサ18がほぼ一定
の厚みに形成されるので、その表面の平滑性がよい。そ
のため、この多層セラミック基板10の表面には、電子
素子を実装しやすい。
なお、電極14cの引出部は、第1E図に示す構成にし
てもよい。この第1E図は第1A図の線IE−IEにお
ける断面図に相当する図であり、第1E図に示す構成で
は、電極14cの引出部が絶縁体基板20の一方主面の
一部分上に形成されている。そして、この引出部は、絶
縁体基板20に形成したスルーホール20b内の導体2
6bによって絶縁体基板20の表面の接続電極22に接
続される。同様に、図示しないが、電極16cの引出部
も、電極14cの引出部の上述の例に従って、絶縁体基
板20の一方主面の一部分上に形成され、かつ、絶縁体
基板20−に形成したスルーホール20c内の導体26
cによって接続電極22に接続されてもよい。
次に、この多層セラミック基板10の製造方法の一例に
ついて説明する。
まず、第3A図に示すように、焼成することによって絶
縁体基板12となるセラミックグリーンシート12′が
準備される。このセラミックグリーンシート12’とし
ては、たとえば「エレクトロニク・セラミクスJ 19
85年3月号第18〜19頁に開示されているようなA
lz Os 、CaOr  S i O! + M g
 Or  Bz Oxおよび微量の添加物からなるセラ
ミック粉末とバインダとを混合したものを、たとえばド
クタブレード法によって、シート状に成形したものが利
用できる。このようなセラミックグリーンシートは、た
とえば窒素などの還元雰囲気中で焼成しても特性の劣化
が少な(、しかも、たとえば900〜1000℃の比較
的低温で焼成することができる。
次に、セラミックグリーンシート12’の一方主面上に
は、焼成することによってコンデンサ14の電極14b
および抵抗16の電極16bとなる導電ペースト層14
b′および16b′が、導電ペーストを印刷、塗布する
ことによってそれぞれ形成される。この導電ペーストと
しては、セラミックグリーンシート12’が900〜1
000℃の還元雰囲気中で焼成することができるので、
たとえばCu + N s +  F eなどの卑金属
からなるものが利用できる。
さらに、導電ペースト層14b′の一端部を含むセラミ
ックグリーンシート12′の一方主面上には、焼成する
ことによって誘電体14aとなる誘電体ペースト層14
a′が、誘電体ペーストを印刷、塗布することによって
形成される。この誘電体ペーストとしては、たとえば特
開昭62−56204号公報に開示されているようなチ
タン酸バリウム系の非還元性誘電体ペーストが利用でき
る。このような誘電体ペーストは、それをセラミックグ
リーンシート中に収納して還元雰囲気中で焼成しても特
性の劣化が少ない。
また、導電ペースト層16b′の一端部を含むセラミッ
クグリーンシート12′の一方主面上には、焼成するこ
とによって抵抗体16aとなる抵抗体ペースト層16a
’が、抵抗体ペーストを印刷、塗布することによって形
成される。この抵抗体ペーストとしては、たとえば特開
昭55−27700号公報、特開昭55−29199号
公報に開示されているような硼化ランタン、硼化イツト
リウムなどの抵抗物質と非還元性ガラスとからなる非還
元性抵抗組成物が利用できる。このような抵抗体ペース
トを用いれば、抵抗体ペーストをセラミックグリーンシ
ート中に収納して還元雰囲気中で焼成しても特性の劣化
が少ない。
さらに、誘電体ペースト層14a′および抵抗体ペース
ト層16a′の表面を含むセラミッククリーンシート1
2′の一方主面上には、焼成することによって電極14
cおよび16cとなる導電ペースト層14C′および1
6c’が、導電ペーストを印刷、塗布することによって
それぞれ形成される。
次に、セラミックグリーンシート12’の一方主面上に
は、第3B図および第3C図に示すように、焼成するこ
とによって絶縁体スペーサ18となる絶縁体ペースト層
18′が、セラミックグリーンシート12′と同様な材
料からなる絶縁体ペーストを印刷、塗布することによっ
て形成される。
なお、上述の導電ペースト層、誘電体ペースト層、抵抗
体ペースト層および絶縁体ペースト層は、圧膜技術を用
いて各ペーストを印刷、塗布することによって形成され
る。
さらに、第3D図に示すように、焼成することによって
別の絶縁体基板20となる別のセラミックグリーンシー
ト20’が準備される。このセラミンクグリーンシート
20′の材料は、上述のセラミックグリーンシート12
′と同様な材料が利用できる。そして、このセラミック
クーンシート20′の表面には、焼成することによって
接続電極22.外部電極22aおよび22bとなる導電
ペースト層22’、24a’および24b′が、導電ペ
ーストを印刷、塗布することによってそれぞれ形成され
る。
それから、このセラミックグリーンシート20′が絶縁
体ペースト層18′などの上に積層される。なお、この
積層前には、第3B図ないし第3D図に図示していない
が、絶縁体ペースト層18′およびセラミックグリーン
シート20′には、スルーホール18a 〜18dおよ
び20a〜20dがそれぞれ形成され、それらのスルー
ホール内には、導体26a〜26dとなる導電ペースト
が詰められている。
そして、全体を圧着しながら焼成することによって、第
1A図ないし第1D図に示す多層セラミック基板10が
作られる。
次に、この多層セラミック基vi、10の製造方法の他
の例について説明する。
この製造方法では、第3A図ないし第3D図に示す上述
の製造方法に比べて、特に、絶縁体スペーサ18を形成
する点で次にように異なる。
すなわち、この製造方法では、絶縁体スペーサ18とな
る層がセラミックグリーンシート19で準備される。こ
のセラミックグリーンシート19は、第4A図に示すよ
うに、誘電体ペースト層14 a /および抵抗体ペー
スト層163′とほぼ同じ厚みを有し、誘電体ペースト
層14a′および抵抗体ペースト[7116a ’に対
応してそられとばば同じ大きさの貫通孔19aおよび1
9bが形成されている。
そして、このセラミックグリーンシート19が、第4B
図および第4C図に示すように、セラミックグリーンシ
ート12′上に積層される。
その後は、上述の製造方法と同様に、セラミックグリー
ンシート19上にセラミックグリーンシー)20’が積
層、圧着され、全体が焼成され、それによって、多層セ
ラミック基板lOが作られる。
(実験例) まず、この発明の実施例として、第3A図ないし第3D
図に示す製造方法Aおよび第4A図ないし第4C図に示
す製造方法Bで、それぞれ、200個のサンプルを作っ
た。この場合、セラミックグリーンシートとして、Si
O□、 At!! os 。
Bad、B、O,およびバインダからなる厚さ100μ
mの低温焼結セラミックグリーンシートを、用いた。さ
らに、誘電体ペーストとして非還元性誘電体ペーストを
用いた。抵抗体ペーストとして、LaB6を主成分とす
る非還元性抵抗体ペーストを用いた。また、導電ペース
トとしてCu系の導体ペーストを用いた。そして、各ペ
ースト層をスクリーン印刷法によって形成した。また、
全体を圧着し窒素雰囲気中950℃で焼成した。
そして、各サンプルについて、その容量および抵抗をL
CRメータで測定したところ、設計通りの値が得られた
また、従来例として、上述の方法に比べて絶縁体スペー
サを形成しない方法で、サンプルを20θ個作った。
そして、それらのすべてのサンプルについて、焼成中の
デラミネーションの発生率および焼成後の表面の平滑性
を調べた。この場合、表面の平滑性については、触針式
表面粗さ計でJISBO610規格(高域カットオフ値
0.8m、基準長さ25酊)により表面の最大うねりを
測定した。その結果を表に示す。
表 表の結果より、この発明の実施例によれば、従来例に比
べて、焼成中のデラミネーションの発生率が著しく減少
し、しかも、焼成後の表面の平滑性が著しく向上するこ
とがわかる。
なお、上述の各実施例では、還元雰囲気中で焼成可能な
材料を用いた多層セラミック基板およびその製造方法に
ついて説明したが、この発明では、還元雰囲気中で焼成
可能な材料に限らず、たとえば酸化雰囲気中で焼成でき
る材料で多層セラミック基板を構成してもよい。
また、上述の各実施例では、1つのコンデンサと1つの
抵抗とが内臓された多層セラミック基板およびその製造
方法を例にして説明したが、この発明では、そのような
構造の多層セラミック基板に限らず他の構造の多層セラ
ミック基板およびその製造方法にも当然適用できる。
【図面の簡単な説明】
第1A図ないし第1D図は、それぞれ、この発明の一実
緒例を示し、第1A図はその斜視図であり、第1B図は
その分解斜視図であり、第1C図は第1A図の線I C
−I Cにおける断面図であり、第1D図は第1A図の
線ID−IDにおける断面図である。 第1E図は第1A図ないし第1D図に示す実施例の電極
の引出部の変形例を示し、第1A図の線I E−I B
における断面図に相当する図である。 第2A図は第1A図ないし第1D図に示す実施例の回路
図である。 第3A図ないし第3D図は、それぞれ、第1A図ないし
第1D図に示す実施例を製造するための工程の一例を示
し、第3A図、第3B図および第3D図はそれぞれその
平面図であり、第3C図は第3B図の線mc−mcにお
ける断面図である。 第4八図ないし第4C図は、第1A図ないし第1D図に
示す実施例を製造する工程の他の例を示し、第4A図お
よび第4B図はそれぞれその平面図であり、第4C図は
第4B図の線IVC−IVCにおける断面図である。 図において、10は多層セラミック基板、12は絶縁体
基板、14はコンデンサ、16は抵抗、18は絶縁体ス
ペーサ、20は別の絶縁体基板を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 1) 全 啓 第1A図 第1Bし1 第1C図 第2 kl 第3A図 第3B図          第3C図d 第3D図 第4A日 第4B図 第40図 手続主甫正書(方式) 1、事件の表示 昭和62年 特許願 第254013号2、発明の名称 多層セラミック基板およびその製造方法3、補正をする
者 事件との関係   特許出願人 住 所 京都府長岡京市天神二丁目26番10号名 称
  (623)株式会社 行田製作所代表者  村 1
) 昭 4、代 理 人 [株]541 !大阪(06) 25
2−6888 (代)住 所 大阪市東区南本町4丁目
41番地昭和63年01月26日(発送臼) 6、補正の対象 7、補正の内容 明細書第22頁第7行の「第2A図」を「第2図」に訂
正する。 以上

Claims (1)

  1. 【特許請求の範囲】 1 絶縁体基板、 前記絶縁体基板の一方主面の一部分上に形成される回路
    素子、 前記絶縁体基板の一方主面の他の部分上に形成され、前
    記回路素子とほぼ同じ厚みを有する絶縁体スペーサ、お
    よび 前記回路素子および前記絶縁体スペーサ上に形成される
    別の絶縁体基板を含む、多層セラミック基板。 2 焼成することによって絶縁体基板となるセラミック
    グリーンシートを準備する工程、 前記セラミックグリーンシートの一方主面の一部分上に
    、焼成することによって回路素子となる回路素子ペース
    ト層を形成する工程、 前記セラミックグリーンシートの一方主面の他の部分上
    に前記回路素子ペースト層とほぼ同じ厚みで、焼成する
    ことによって絶縁体スペーサとなる絶縁体ペースト層を
    形成する工程、 焼成することによって別の絶縁体基板となる別のセラミ
    ックグリーンシートを準備する工程、前記別のセラミッ
    クグリーンシートを前記回路素子ペースト層および前記
    絶縁体ペースト層上に積層して積層物を形成する工程、
    および 前記積層物を圧着して焼成する工程を含む、多層セラミ
    ック基板の製造方法。 3 前記絶縁体ペースト層を形成する工程は前記セラミ
    ックグリーンシートの一方主面の他の部分上に絶縁体ペ
    ーストを印刷する工程を含む、特許請求の範囲第2項記
    載の多層セラミック基板の製造方法。 4 焼成することによって絶縁体基板となるセラミック
    グリーンシートを準備する工程、 前記セラミックグリーンシートの一方主面の一部分上に
    、焼成することによって回路素子となる回路素子ペース
    ト層を形成する工程、 前記回路素子ペースト層とほぼ同じ厚みを有しかつ前記
    回路素子ペースト層に対応した位置に貫通孔が形成され
    、焼成することによって絶縁体スペーサとなるセラミッ
    クグリーンシートを準備する工程、 前記セラミックグリーンシートの一方主面の他の部分上
    に前記絶縁体スペーサとなるセラミックグリーンシート
    を積層する工程、 焼成することによって別の絶縁体基板となる別のセラミ
    ックグリーンシートを準備する工程、前記別のセラミッ
    クグリーンシートを前記回路素子ペースト層および前記
    絶縁体スペーサとなるセラミックグリーンシート上に積
    層して積層物を形成する工程、および 前記積層物を圧着して焼成する工程を含む、多層セラミ
    ック基板の製造方法。
JP62254013A 1987-10-07 1987-10-07 多層セラミック基板の製造方法 Expired - Lifetime JP2555638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62254013A JP2555638B2 (ja) 1987-10-07 1987-10-07 多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62254013A JP2555638B2 (ja) 1987-10-07 1987-10-07 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0195591A true JPH0195591A (ja) 1989-04-13
JP2555638B2 JP2555638B2 (ja) 1996-11-20

Family

ID=17259045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62254013A Expired - Lifetime JP2555638B2 (ja) 1987-10-07 1987-10-07 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP2555638B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02270396A (ja) * 1989-04-11 1990-11-05 Nippon Cement Co Ltd コンデンサ内蔵多層セラミック基板の製造方法
JPH02305490A (ja) * 1989-05-19 1990-12-19 Kyocera Corp コンデンサー内蔵複合回路基板
JPH03191596A (ja) * 1989-12-21 1991-08-21 Nippon Cement Co Ltd コンデンサ内蔵多層セラミック基板の製造方法
JPH04139711A (ja) * 1990-09-29 1992-05-13 Kyocera Corp コンデンサー内蔵複合回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148996A (ja) * 1984-08-16 1986-03-10 日本電気株式会社 セラミツク多層配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148996A (ja) * 1984-08-16 1986-03-10 日本電気株式会社 セラミツク多層配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02270396A (ja) * 1989-04-11 1990-11-05 Nippon Cement Co Ltd コンデンサ内蔵多層セラミック基板の製造方法
JPH02305490A (ja) * 1989-05-19 1990-12-19 Kyocera Corp コンデンサー内蔵複合回路基板
JPH03191596A (ja) * 1989-12-21 1991-08-21 Nippon Cement Co Ltd コンデンサ内蔵多層セラミック基板の製造方法
JPH04139711A (ja) * 1990-09-29 1992-05-13 Kyocera Corp コンデンサー内蔵複合回路基板

Also Published As

Publication number Publication date
JP2555638B2 (ja) 1996-11-20

Similar Documents

Publication Publication Date Title
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
JP2000277371A (ja) 積層セラミック電子部品
JP2020167231A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP3944791B2 (ja) セラミック多層プリント回路基板
JP3047708B2 (ja) セラミック積層電子部品の製造方法
JP2002368422A (ja) 多層セラミック基板及びその製造方法
JPH0195591A (ja) 多層セラミック基板の製造方法
JPS63300593A (ja) セラミック複合基板
JPH04260314A (ja) セラミック積層体
JP2001156454A (ja) 多層セラミック基板およびその製造方法
JP2001143904A (ja) 複合積層サーミスタ
JP2000357632A (ja) 電子部品
JP2555639B2 (ja) 多層セラミック基板の製造方法
EP0390944B1 (en) Manufacturing method for a multilayer ceramic substrate
JPH09120930A (ja) 積層セラミックコンデンサ
JPS5827302A (ja) 抵抗を含むチツプ形素子
JPH1155058A (ja) 積層セラミック複合部品
JPH04260316A (ja) セラミック積層体
JP2005217128A (ja) セラミック電子部品
JPH0590064A (ja) 積層セラミツクコンデンサ及びその製造方法
JPS62210612A (ja) 積層コンデンサ
JPS6235253B2 (ja)
JPH0669663A (ja) コンデンサ内蔵多層基板
JP3223910B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12